IR3086
页 8 的 15 9/1/03
ramp (从
控制 ic)
CLK1
vvalley (1.00v)
阶段 ic 时钟 脉冲
vphase1&放大;8 (1.5v)
vphase3&放大;6 (3.5v)
vphase2&放大;7 (2.5v)
vphase4&放大;5 (4.5v)
vpeak (5.0v)
CLK2
50% ramp
职责 循环
CLK3
CLK4
CLK5
CLK6
CLK7
CLK8
斜度 = 80mv / % 直流
斜度 = 1.6mv / ns @ 200khz
斜度 = 8.0mv / ns @ 1mhz
图示 3 – 8 阶段 oscillator 波形
pwm 运作
这 pwm 比较器 是 located 在 这 阶段 ic. 在之上 receiving 一个 时钟 脉冲波, 这 pwm 获得 是 设置, 这 pwmrmp
电压 begins 至 增加, 这低 一侧 驱动器 是 转变 止, 和 这 高 一侧 驱动器是 然后 转变 在. 当 这
pwmrmp 电压 超过 这 错误 放大’s 输出 电压 这 pwm获得 是 重置. 这个 转变 止 这 高 一侧 驱动器,
转变 在 这 低 一侧 驱动器, 和 交流tivates 这 ramp 释放 clamp. 这 clamp quickly discharges 这 pwmrmp
电容 至 这 vdac 电压 的 这 控制 ic 直到 这 next 时钟 脉冲波.
这 pwm 获得 是 重置 首要的 准许 所有 阶段 至 go 至 零 职责 循环 在里面 一个 few tens 的 nanoseconds 在
回馈 至 一个 加载 步伐 decrease. 阶段 能 overlap 和 go 至 100% 职责 循环 在 回馈 至 一个 加载 步伐 增加
和 转变-在 gated 用 这 时钟 脉冲.一个 错误 放大 输出 电压 更好 比 这 一般 模式 输入 范围 的 这
pwm 比较器 结果 在 100% 职责 循环 regardless的 这 电压 的 这 pwm ramp. 这个 arrangement
guarantees 这 错误 放大 是 总是 在 控制 和 能 demand 0 至 100% 职责 循环 作 必需的. 它 也 favors
回馈 至 一个 加载 步伐 decrease 这个 是 适合的 给这 低 输出 至 输入 电压 比率 的 大多数 系统. 这
inductor 电流 将 增加 更 更多 迅速比 decrease 在 回馈 至 加载 过往旅客.
这个 控制 方法 是 设计 至 提供 “single 循环 transient response” 在哪里 这 在ductor 电流 改变 在
回馈 至 加载 过往旅客 在里面 一个 单独的 切换 cycle maximizing 这 成效 的 这 电源 train 和
降低 这 输出 电容 (所需的)东西.
一个 额外的 有利因素 是 那 differences 在 地面 或者 输入 电压 在
这 阶段 有 非 效应 在 运作 自从 这 pwm ramps 是 关联 至 vdac.
: 点此下载
