IS41C16256
IS41LV16256
8
整体的 电路 解决方案 公司
dr001-0e 01/25/2002
交流 特性
(持续)
(1,2,3,4,5,6)
(推荐 运行 情况 除非 否则 指出.)
-25 -35 -50 -60
标识 参数 最小值 最大值 最小值 最大值 最小值 最大值 最小值 最大值 单位
t
ACH
column-地址 建制 时间 至
CAS
15 — 15 — 15 — 15 — ns
precharge 在 写 循环
t
OEH
OE
支撑 时间 从
我们
在 5 — 8 — 10 — 15 — ns
读-modify-写 循环
(18)
t
DS
数据-在 建制 时间
(15, 22)
0— 0— 0— 0—ns
t
DH
数据-在 支撑 时间
(15, 22)
5— 6— 8— 10—ns
t
RWC
读-modify-写 循环 时间 65 — 80 — 125 — 140 — ns
t
RWD
RAS
至
我们
延迟 时间 在 35 — 45 — 70 — 80 — ns
读-modify-写 循环
(14)
t
CWD
CAS
至
我们
延迟 时间
(14, 20)
17 — 25 — 34 — 36 — ns
t
AWD
column-地址 至
我们
延迟 时间
(14)
21 — 30 — 42 — 49 — ns
t
PC
edo 页 模式 读 或者 写 10 — 12 — 20 — 25 — ns
循环 时间
(24)
t
RASP
RAS
脉冲波 宽度 在 edo 页 模式 25 100K 35 100K 50 100K 50 100K ns
t
CPA
进入 时间 从
CAS
Precharge
(15)
—14 —21 —27 —34 ns
t
PRWC
edo 页 模式 读-写 32 — 40 — 47 — 56 — ns
循环 时间
(24)
t
COH
数据 输出 支撑 之后
CAS
低 5— 5— 5— 5—ns
t
止
输出 缓存区 转变-止 延迟 从 3 15 3 15 3 15 3 15 ns
CAS
或者
RAS
(13,15,19, 29)
t
WHZ
输出 使不能运转 延迟 从
我们
3 15 3 15 3 15 3 15 ns
t
CLCH
Last
CAS
going 低 至 第一
CAS
10 — 10 — 10 — 10 — ns
returning 高
(23)
t
CSR
CAS
建制 时间 (cbr refresh)
(30, 20)
5— 8— 10— 10—ns
t
CHR
CAS
支撑 时间 (cbr refresh)
(30, 21)
7— 8— 10— 10—ns
t
ORD
OE
建制 时间 较早的 至
RAS
在 0 — 0 — 0 — 0 — ns
hidden refresh 循环
t
REF
refresh 时期 (512 循环) — 8 — 8 — 8 — 8 ms
t
T
转变 时间 (上升 或者 下降)
(2, 3)
1 50 1 50 1 50 1 50 ns
交流 测试 情况
输出 加载: 二 ttl 负载 和 50 pf (vcc = 5.0v
±±
±±
±
10%)
一个 ttl 加载 和 50 pf (vcc = 3.3v
±±
±±
±
10%)
输入 定时 涉及 水平: v
IH
= 2.4v, v
IL
= 0.8v (vcc = 5.0v
±±
±±
±
10%);
V
IH
= 2.0v, v
IL
= 0.8v (vcc = 3.3v
±±
±±
±
10%)
输出 定时 涉及 水平: v
OH
= 2.0v, v
OL
= 0.8v (vcc = 5v
±±
±±
±
10%, 3.3v
±±
±±
±
10%)
: 点此下载
