ISSI
®
IS61LV256
2-6
整体的 硅 解决方案, 公司
rev. f 0296
SR81995LV61
交流 波形
写 循环 非. 1 (
WEWE
WEWE
我们
控制)
(1,2)
数据-在 有效的
数据 未阐明的
t
WC
t
SCE
t
AW
t
HA
t
PWE
t
HZWE
高-z
t
LZWE
t
SA
t
SD
t
HD
地址
CE
我们
D
输出
D
在
写 循环 切换 特性
(1,3)
(在 运行 范围)
-12 ns -15 ns -20 ns -25 ns
标识 参数 最小值 最大值 最小值 最大值 最小值 最大值 最小值 最大值 单位
t
WC
写 循环 时间 12 — 15 — 20 — 25 — ns
t
SCE
CE
至 写 终止 8 — 10 — 13 — 15 — ns
t
AW
地址 建制 时间 至 写 终止 8 — 10 — 15 — 20 — ns
t
HA
地址 支撑 从 写 终止 0 — 0 — 0 — 0 — ns
t
SA
地址 建制 时间 0 — 0 — 0 — 0 — ns
t
PWE
(4)
我们
脉冲波 宽度 8 — 10 — 13 — 15 — ns
t
SD
数据 建制 至 写 终止 6 — 8 — 10 — 12 — ns
t
HD
数据 支撑 从 写 终止 0 — 0 — 0 — 0 — ns
t
HZWE
(2)
我们
低 至 高-z 输出 — 6 — 7 — 8 — 10 ns
t
LZWE
(2)
我们
高 至 低-z 输出 0 — 0 — 0 — 0 — ns
注释:
1. 测试 情况 假设 信号 转变 时间 的 3ns 或者 较少, 定时 涉及 水平 的 1.5v, 输入 脉冲波 水平 的 0 至 3.0v 和
输出 加载 指定 在 图示 1a.
2. 测试 和 这 加载 在 图示 1b. 转变 是 量过的
±
500 mv 从 稳步的-状态 电压. 不 100% 测试.
3. 这 内部的 写 时间 是 定义 用 这 overlap 的
CE
低 和
我们
低. 所有 信号 必须 是 在 有效的 states 至 initiate 一个 写,
但是 任何 一个 能 go inactive 至 terminate 这 写. 这 数据 输入 建制 和 支撑 定时 是 关联 至 这 rising 或者 下落
边缘 的 这 信号 那 terminates 这 写.
4. 测试 和
OE
高.
: 点此下载
