4-5
priority resolver
这个 逻辑 块 确定 这 priorities 的 这 位 设置 在 这
lrr. 这 最高的 priority 是 选择 和 strobed 在 这 cor-
responding 位 的 这 lsr 在 这 inta sequence.
中断 掩饰 寄存器 (imr)
这 lmr stores 这 位 这个 使不能运转 这 中断 线条 至
是 masked. 这 imr 运作 在 这 输出 的 这 irr.
masking 的 一个 高等级的 priority 输入 将 不 影响 这 中断
要求 线条 的 更小的 priority.
中断 (int)
这个 输出 变得 直接地 至 这 cpu 中断 输入. 这
voh 水平的 在 这个 线条 是 设计 至 是 全部地 兼容 和
这 8080, 8085, 8086/88, 80c86/88, 80286, 和 80c286
输入 水平.
中断 acknowledge (
inta)
INT一个 脉冲 将 导致 这 82c59a 至 释放 vectoring
信息 面向 这 数据 总线. 这 format 的 这个 数据
取决于 在 这 系统 模式 (
µ
pm) 的 这 82c59a.
数据 总线 缓存区
这个 3-状态, 双向的 8-位 缓存区 是 使用 至 接口 这
82c59a 至 这 系统 数据 总线. 控制 words 和 状态
信息 是 transferred 通过 这 数据 总线 缓存区.
读/写 控制 逻辑
这 函数 的 这个 块 是 至 接受 输出 commands 从
这 cpu. 它 包含 这 initialization command 文字 (lcw)
寄存器 和 运作 command 文字 (ocw) 寄存器
这个 store 这 各种各样的 控制 formats 为 设备 运作.
这个 函数 块 也 准许 这 状态 的 这 82c59a 至
是 transferred 面向 这 数据 总线.
碎片 选择 (
cs)
一个 低 在 这个 输入 使能 这 82c59a. 非 读 或者
writing 的 这 设备 将 出现 除非 这 设备 是 选择.
写 (
wr)
一个 低 在 这个 输入 使能 这 cpu 至 写 控制 words
(lcws 和 ocws) 至 这 82c59a.
读 (
rd)
一个 低 在 这个 输入 使能 这 82c59a 至 send 这 状态
的 这 中断 要求 寄存器 (lrr), 在-维护 寄存器
(lsr), 这 中断 掩饰 寄存器 (lmr), 或者 这 中断
水平的 (在 这 poll 模式) 面向 这 数据 总线.
A0
这个 输入 信号 是 使用 在 conjunction 和
wr 和 rd sig-
nals 至 写 commands 在 这 各种各样的 command 寄存器,
作 好 作 至 读 这 各种各样的 状态 寄存器 的 这 碎片.
这个 线条 能 是 系 直接地 至 一个 的 这 系统 地址
线条.
这 cascade 缓存区/比较器
这个 函数 块 stores 和 比较 这 ids 的 所有
82c59as 使用 在 这 系统. 这 有关联的 三 i/o 管脚
(cas0 - 2) 是 输出 当 这 82c59a 是 使用 作 一个 mas-
ter 和 是 输入 当 这 82c59a 是 使用 作 一个 从动装置. 作 一个
主控, 这 82c59a 发送 这 id 的 这 interrupting 从动装置
设备 面向 这 cas0 - 2 线条. 这 从动装置, 因此 选择 将
send 它的 preprogrammed 子例程 地址 面向 这 数据
总线 在 这 next 一个 或者 二 consecutive
inta 脉冲.
(看 部分 “cascading 这 82c59a”.)
中断 sequence
这 powerful 特性 的 这 82c59a 在 一个 microcomputer
系统 是 它的 programmability 和 这 中断 routine
寻址 能力. 这 latter 准许 直接 或者 间接的
jumping 至 这 specified 中断 routine 要求 没有
任何 polling 的 这 interrupting 设备. 这 正常的 sequence
的 events 在 一个 中断 取决于 在 这 类型 的 cpu
正在 使用.
这些 events 出现 在 一个 8080/8085 系统:
1. 一个 或者 更多 的 这 中断 要求 线条
(ir0 - ir7) 是 raised 高, 设置 这 相应的 irr
位(s).
2. 这 82c59a evaluates 那些 requests 在 这 priority
resolver 和 发送 一个 中断 (int) 至 这 cpu, 如果
适合的.
3. 这 cpu acknowledges 这 lnt 和 responds 和 一个
INT一个 脉冲波.
4. 在之上 接到 一个
lnta 从 这 cpu 组, 这 最高的
priority lsr 位 是 设置, 和 这 相应的 lrr 位 是
重置. 这 82c59a 将 也 释放 一个 call 操作指南
代号 (11001101) 面向 这 8-位 数据 总线 通过 d0 - d7.
5. 这个 call 操作指南 将 initiate 二 额外的
INT一个
脉冲 至 是 sent 至 82c59a 从 这 cpu 组.
6. 这些 二
inta 脉冲 准许 这 82c59a 至 释放 它的
preprogrammed 子例程 地址 面向 这 数据 总线.
这 更小的 8-位 地址 是 released 在 这 first
inta 脉冲波
和 这 高等级的 8-位 地址 是 released 在 这 第二
INT一个 脉冲波.
7. 这个 完成 这 3-字节 call 操作指南 released 用
这 82c59a. 在 这 aeoi 模式, 这 lsr 位 是 重置 在 这
终止 的 这 第三
inta 脉冲波. 否则, 这 lsr 位
仍然是 设置 直到 一个 适合的 eoi command 是 issued
在 这 终止 的 这 中断 sequence.
这 events occurring 在 一个 80c86/88/286 系统 是 这
一样 直到 步伐 4.
4. 这 82c59a 做 不 驱动 这 数据 总线 在 这 first
INT一个 脉冲波.
5. 这 80c86/88/286 cpu 将 initiate 一个 第二
inta 脉冲波.
在 这个
inta 脉冲波, 这 适合的 isr 位 是 设置 和
这 相应的 位 在 这 irr 是 重置. 这 82c59a
输出 这 8-位 pointer 面向 这 数据 总线 至 是 读 用
这 cpu.
82C59A
: 点此下载
