4
fn6109.1
九月 27, 2005
I
2
c 接口 规格
测试 情况:v
DD
= +2.7 至 +5.5v, 温度 = -40°c 至 +85°c, 除非 否则 specified.
标识 参数 测试 情况 最小值
典型值
(便条 4) 最大值 单位
V
IL
sda 和 scl 输入 缓存区 低
电压
-0.3 0.3 x
V
DD
V
V
IH
sda 和 scl 输入 缓存区 高
电压
0.7 x
V
DD
V
DD
+
0.3
V
Hysteresis sda 和 scl 输入 缓存区 hysteresis 0.05 x
V
DD
V
V
OL
sda 输出 缓存区 低 电压,
sinking 3ma
V
DD
= 5v, i
OL
= 3ma 0.4 V
Cpin sda 和 scl 管脚 电容 T
一个
= 25°c, f = 1mhz, v
DD
=5v, v
在
=0v,
V
输出
=0V
10 pF
f
SCL
scl 频率 400 kHz
t
在
脉冲波 宽度 抑制 时间 在 sda
和 scl 输入
任何 脉冲波 narrower 比 这 最大值 规格 是
suppressed.
50 ns
t
AA
scl 下落 边缘 至 sda 输出 数据
有效的
scl 下落 边缘 越过 30% 的 v
DD
, 直到 sda
exits 这 30% 至 70% 的 v
DD
window.
900 ns
t
BUF
时间 这 总线 必须 是 自由 在之前 这
开始 的 一个 新 传递
sda 越过 70% 的 v
DD
在 一个 停止
情况, 至 sda 越过 70% 的 v
DD
在
这 下列的 开始 情况.
1300 ns
t
低
时钟 低 时间 量过的 在 这 30% 的 v
DD
越过. 1300 ns
t
高
时钟 高 时间 量过的 在 这 70% 的 v
DD
越过. 600 ns
t
su:sta
开始 情况 建制 时间 scl rising 边缘 至 sda 下落 边缘. 两个都
越过 70% 的 v
DD
.
600 ns
t
hd:sta
开始 情况 支撑 时间 从 sd一个 下落 边缘 越过 30% 的 v
DD
至
scl 下落 边缘 越过 70% 的 v
DD
.
600 ns
t
su:dat
输入 数据 建制 时间 从 sda exiting 这 30% 至 70% 的 v
DD
window, 至 scl rising 边缘 越过 30% 的
V
dd.
100 ns
t
hd:dat
输入 数据 支撑 时间 从 scl 下落 边缘 越过 30% 的 v
DD
至
sda 进去 这 30% 至 70% 的 v
DD
window.
0 900 ns
t
su:sto
停止 情况 建制 时间 从 scl rising 边缘 越过 70% 的 v
DD
, 至
sda rising 边缘 越过 30% 的 v
DD
.
600 ns
t
hd:sto
停止 情况 支撑 时间 从 sda rising 边缘 至 scl 下落 边缘. 两个都
越过 70% 的 v
DD
.
600 ns
t
DH
输出 数据 支撑 时间 从 scl 下落 边缘 越过 30% 的 v
DD
,
直到 sda enters 这 30% 至 70% 的 v
DD
window.
0ns
t
R
sda 和 scl 上升 时间 从 30% 至 70% 的 v
dd.
20 +
0.1 x Cb
300 ns
t
F
sda 和 scl 下降 时间 从 70% 至 30% 的 v
dd.
20 +
0.1 x cb
300 ns
Cb 电容的 加载 的 sda 或者 scl 总的 在-碎片 和 止-碎片 10 400 pF
Rpu sda 和 scl 总线 拉-向上 电阻 止-
碎片
最大 是 决定 用 t
R
和 t
F
.
为 cb = 400pf, 最大值 是 关于 2~2.5k
Ω
.
为 cb = 40pf, 最大值 是 关于 15~20k
Ω
1k
Ω
注释:
1. IRQ
&放大; f
输出
和 evdetinactive.
2. lpmode = 0 (default).
3. 在 顺序 至 确保 恰当的 timekeeping, 这 v
dd sr-
规格 必须 是 followed.
4. 典型 值 是 为 t = 25°c 和 3.3v 供应 电压.
5. V
SUP
=V
DD
如果 在 v
DD
模式, v
SUP
=V
BAT
如果 在 v
BAT
模式.
ISL1209
: 点此下载
