4
fn8085.3
july 29, 2005
Cpin sda 和 scl 管脚 电容 T
一个
= 25°c, f = 1mhz, v
DD
= 5v,
V
在
=0v, v
输出
= 0v
10 pF
f
SCL
scl 频率 400 kHz
t
在
脉冲波 宽度 抑制 时间 在 sda
和 scl 输入
任何 脉冲波 narrower 比 这 最大值 规格
是 suppressed.
50 ns
t
AA
scl 下落 边缘 至 sda 输出 数据
有效的
scl 下落 边缘 越过 30% 的 v
DD
,
直到 sda exits 这 30% 至 70% 的 v
DD
window.
900 ns
t
BUF
时间 这 总线 必须 是 自由 在之前 这
开始 的 一个 新 传递
sda 越过 70% 的 v
DD
在 一个
停止 情况, 至 sda 越过 70%
的 v
DD
在 这 下列的 开始
情况.
1300 ns
t
低
时钟 低 时间 量过的 在 这 30% 的 v
DD
越过. 1300 ns
t
高
时钟 高 时间 量过的 在 这 70% 的 v
DD
越过. 600 ns
t
su:sta
开始 情况 建制 时间 scl rising 边缘 至 sda 下落 边缘.
两个都 越过 70% 的 v
DD
.
600 ns
t
hd:sta
开始情况支撑时间 从 sda 下落 边缘 越过 30% 的
V
DD
至 scl 下落 边缘 越过 70%
的 v
DD
.
600 ns
t
su:dat
输入 数据 建制 时间 从 sda exiting 这 30% 至 70% 的
V
DD
window, 至 scl rising 边缘
越过 30% 的 v
DD
100 ns
t
hd:dat
输入数据支撑时间 从 scl 下落 边缘 越过 30% 的
V
DD
至 sda 进去 这 30% 至 70%
的 v
DD
window.
0 900 ns
t
su:sto
停止 情况 建制 时间 从 scl rising 边缘 越过 70% 的
V
DD
, 至 sda rising 边缘 越过 30%
的 v
DD
.
600 ns
t
hd:sto
停止 情况 支撑 时间 从 sda rising 边缘 至 scl 下落
边缘. 两个都 越过 70% 的 v
DD
.
600 ns
t
DH
输出 数据 支撑 时间 从 scl下落 边缘 越过 30% 的
V
DD
, 直到 sda enters 这 30% 至 70%
的 v
DD
window.
0ns
t
R
sda 和 scl 上升 时间 从 30% 至 70% 的 v
DD
20 +
0.1 x Cb
300 ns
t
F
sda 和 scl 下降 时间 从 70% 至 30% 的 v
DD
20 +
0.1 x cb
300 ns
Cb 电容的 加载 的 sda 或者 scl 总的 在-碎片 和 止-碎片 10 400 pF
Rpu sda 和 scl 总线 拉-向上 电阻 止-
碎片
最大 是 决定 用 t
R
和 t
F
.
为 cb = 400pf, 最大值 是 关于 2~2.5k
Ω
.
为 cb = 40pf, 最大值 是 关于 15~20k
Ω
1k
Ω
注释:
1. IRQ
&放大; f
输出
inactive.
2. lpmode = 0 (default).
3. 在 顺序 至 确保 恰当的 timekeeping, 这 v
dd sr-
规格 必须 是 followed.
4. 典型 值 是 为 t = 25°c 和 3.3v 供应 电压.
串行 接口 规格
在 这 推荐 运行 conditions 除非 否则 指定.
(持续)
标识 参数 测试 情况 最小值
典型值
(便条 4) 最大值 单位 注释
ISL1208
: 点此下载
