4
HBE0 H16 5v tol, cmos, bidir pci 总线 commands 和 字节 使能. hbe0 应用 至 字节 0 (had7-had0).
HINTA C6 cmos, 输出 pci 总线 中断 一个
HRESET D6 5v tol, cmos, 输入 pci 重置.
HFRAME B15 5v tol, bidir pci 循环 框架. 框架 是 驱动 用 这 initiator 的 一个 总线 循环. 框架 是 asserted 至 表明
那 一个 总线 transaction 是 beginning, 和 数据 transfers continue 当 这个 信号 是 asserted. 当
框架 是 deasserted, 这 pci 总线 transaction 是 在 这 最终 数据 阶段.
HIRDY A15 5v tol, cmos, bidir Pci initiator 准备好. hirdy indicates 这 pci 总线 initiators 能力 至 完全 这 电流 数据 阶段
的 这 transaction. 一个 数据 阶段 是 完成 在 一个 rising 边缘 的 pclk 在哪里 两个都 hirdy 和
htrdy 是 asserted. 直到 hirdy 和 htrdy 是 两个都 抽样 asserted, wait states 是 inserted.
HTRDY A16 5v tol, cmos, bidir pci 目标 准备好. htrdy indicates 这 primary 总线 targets 能力 至 完全 这 电流 数据
阶段 的 这 transaction. 一个 数据 阶段 是 完成 在 一个 rising 边缘 的 pclk 当 两个都 hirdy
和 htrdy 是 asserted. 直到 两个都 hirdy 和 htrdy 是 asserted, wait states 是 inserted.
HREQ B7 cmos, 输出 pci 总线 要求. hreq 是 asserted 用 这 isl3874 至 要求 进入 至 这 pci 总线 作 一个 initiator.
HSERR B16 cmos, 输出 pci 系统 错误. hserr 是 一个 输出 那 是 搏动 从 这 isl3874 当 使能 通过 这
command 寄存器 表明 一个 系统 错误 有 occurred. 这 isl3874 需要 不 是 这 目标 的
这 pci 循环 至 assert 这个 信号. 当 hserr 是 使能 在 这 控制 寄存器, 这个 信号 也
脉冲, 表明 那 一个 地址 parity 错误 有 occurred 在 一个 cardbus 接口.
HSTOP C16 5v tol, cmos, bidir pci 循环 停止 信号. hstop 是 驱动 用 一个 pci 目标 至 要求 这 initiator 至 停止 这 电流
pci 总线 transaction. hstop 是 使用 为 目标 disconnects 和 是 commonly asserted 用 目标
设备 那 做 不 支持 burst 数据 transfers.
HDEVSEL D15 5v tol, cmos, bidir pci 设备 选择. 这 isl3874 asserts hdevsel 至 claim 一个 pci 循环 作 这 目标 设备. 作 一个
pci initiator 在 这 总线, 这 isl3874 monitors hdevsel 直到 一个 目标 responds. 如果 非 目标
responds 在之前 timeout occurs, 这 isl3874 terminates 这 循环 和 一个 initiator abort.
HPERR D16 5v tol, cmos, bidir pci 总线 parity. 在 所有 pci 总线 读 和 写 循环, 这 isl3874 calculates 甚至 parity 横过 这
hd31-had0 和 be3-be0 buses. 作 一个 initiator 在 pci 循环, 这 isl3874 输出 这个 parity
指示信号 和 一个 一个-pclk 延迟. 作 一个 目标 在 pci 循环, 这 计算 parity 是 对照的
至 这 initiator parity 指示信号. 一个 对比 错误 结果 在 这 assertion 的 一个 parity 错误 (perr).
HGNT C7 5v tol, cmos, st
输入
pci 总线 grant. hgnt 是 驱动 用 这 pci 总线 arbiter 至 grant 这 isl3874 进入 至 这 pci 总线
之后 这 电流 数据 transaction 有 完成. hgnt 将 或者 将 不 follow 一个 pci 总线 要求,
取决于 在 这 pci 总线 parking algorithm.
HPCLK A7 5v tol, cmos,
输入
hpclk 提供 定时 为 所有 transactions 在 这 pci 总线. 所有 pci 信号 是 抽样 在 这 rising
边缘 的 pclk.
HPAR B13 5v tol, cmos, bidir pci 总线 parity.
HIDSEL C11 5v tol, cmos,
输入
initialization 设备 选择. hidsel 选择 这 isl3874 在 配置 空间 accesses.
hidsel 能 是 连接 至 一个 的 这 upper 24 pci 地址 线条 在 这 pci 总线.
HPME B8 cmos, 输出 电源 管理 事件 输出. hpme 提供 输出 为 pme 信号.
表格 1.host 接口 管脚 (持续)
管脚 名字
管脚
号码 管脚 i/o 类型 描述
ISL3874
: 点此下载
