9
初步的 数据 薄板
ixdd404pi/404si/404sia/404si-16
10K
R3
3.3k R2
Q1
2N3904
EN
输出
put
CC
(从 门 驱动器
电源Supply)
输入)
TTL
CMOS
3.3k
R1
V
DD
(从 逻辑
电源Supply)
或者
High volt一个ge
(至 ixdd404
en 输入)
供应 bypassing 和 grounding practices,
输出 含铅的 电感
当 designing 一个 电路 至 驱动 一个 高 速 场效应晶体管
utilizing 这 ixdd404, 它 是 非常 重要的 至 保持 确实 设计
criteria 在 mind, 在 顺序 至 优化 效能 的 这 驱动器.
particular 注意 needs 至 是 paid 至
供应 bypassing
,
Grounding
, 和 降低 这
输出 含铅的 电感
.
say, 为 例子, 我们 是 使用 这 ixdd404 至 承担 一个 2500pf
电容的 加载 从 0 至 25 伏特 在 25ns
.
使用 这 formula: i=
∆
v c /
∆
t, 在哪里
∆
v=25v c=2500pf &放大;
∆
t=25ns 我们 能 决定 那 至 承担 2500pf 至 25 伏特 在
25ns 将 引领 一个 常量 电流 的 2.5a. (在 reality, 这 charging
电流 won’t 是 常量, 和 将 顶峰 somewhere 周围
4a).
供应 bypassing
在 顺序 为 我们的 设计 至 转变 这 加载 在 合适的, 这 ixdd404
必须 是 能 至 绘制 这个 2.5a 的 电流 从 这 电源 供应
在 这 25ns. 这个 意思 那 那里 必须 是 非常 低 阻抗
在 这 驱动器 和 这 电源 供应. 这 大多数 一般
方法 的 实现 这个 低 阻抗 是 至 绕过 这 电源
供应 在 这 驱动器 和 一个 电容 值 那 是 一个 巨大
大 比 这 加载 电容. 通常地, 这个 将 是
达到 用 放置 二 不同的 类型 的 bypassing 电容,
和 complementary 阻抗 曲线, 非常 关闭 至 这 驱动器
它自己. (这些 电容 应当 是 carefully 选择, 低
电感, 低 阻抗, 高-脉冲波 电流-维护
电容). 含铅的 长度 将 radiate 在 高 频率 预定的
至 电感, 所以 小心 应当 是 带去 至 保持 这 长度 的
这 leads 在 这些 绕过 电容 和 这 ixdd404
至 一个 绝对 最小.
GROUNDING
在 顺序 为 这 设计 至 转变 这 加载 止 合适的, 这 ixdd404
必须 是 能 至 流 这个 2.5a 的 电流 在 一个 足够的
grounding 系统. 那里 是 三 paths 为 returning 电流
那 需要 至 是 考虑: path #1 是 在 这 ixdd404
和 它’s 加载. path #2 是 在 这 ixdd404 和 它’s 电源
供应. path #3 是 在 这 ixdd404 和 whatever 逻辑
是 驱动 它. 所有 三 的 这些 paths 应当 是 作 低 在
阻抗 和 电感 作 可能, 和 因此 作 短的 作
实际的. 在 增加, 每 努力 应当 是 制造 至 保持 这些
三 地面 paths distinctly 独立的. 否则, (为
instance), 这 returning 地面 电流 从 这 加载 将
开发 一个 电压 那 将 有 一个 detrimental 效应 在 这
逻辑 线条 驱动 这 ixdd404.
输出 含铅的 电感
的 equal 重要 至 供应 bypassing 和 grounding 是
issues related 至 这 输出 含铅的 电感. 每 努力
应当 是 制造 至 保持 这 leads 在 这 驱动器 和 它’s
加载 作 短的 和 宽 作 可能. 如果 这 驱动器 必须 是 放置
farther 比 2” 从 这 加载, 然后 这 输出 leads 应当 是
treated 作 传递 线条. 在 这个 情况, 一个 twisted-一双
应当 是 考虑, 和 这 返回 线条 的 各自 twisted 一双
应当 是 放置 作 关闭 作 可能 至
这 地面 管脚 的 这
驱动器, 和 连接 直接地 至 这 地面 终端 的 这
加载.
ttl 至 高 电压 cmos 水平的 转变
这 使能 (en) 输入 至 这 ixdd404 是 一个 高 电压
cmos 逻辑 水平的 输入 在哪里 这 en 输入 门槛 是 ½
V
CC
, 和 将 不 是 兼容 和 5v cmos 或者 ttl 输入
水平. 这 ixdd404 en 输入 是 intentionally 设计
为 增强 噪音 免除 和 这 高 电压 cmos
逻辑 水平. 在 一个 典型 门 驱动器 应用, v
CC
=15V
和 这 en 输入 门槛 在 7.5v, 一个 5v cmos logical 高
输入 应用 至 这个 典型 ixdd404 应用’s en 输入
将 是 misinterpreted 作 一个 logical 低, 和 将 导致
不想要的 或者 unexpected 结果. 这 便条 在下 是 为
optional adaptation 的 ttl 或者 5v cmos 水平.
这 电路 在 图示 28 alleviates 这个 潜在的 逻辑 水平的
misinterpretation 用 translating 一个 ttl 或者 5v cmos 逻辑
输入 至 高 电压 cmos 逻辑 水平 需要 用 这
ixdd404 en 输入. 从 这 图示, v
CC
是 这 门 驱动器
电源 供应, 典型地 设置 在 8v 至 20v, 和 v
DD
是 这
逻辑 电源 供应, 典型地 在 3.3v 至 5.5v.
电阻器 r1 和 r2 表格 一个 电压 分隔物 网络 所以 那
这 q1 根基 是 positioned 在 这 中点 的 这 预期的
ttl 逻辑 转变 水平.
一个 ttl 或者 5v cmos 逻辑 低, v
TTLLOW
=~<0.8v, 输入 应用
至 这 q1 发射级 将 驱动 它 在. 这个 导致 这 水平的
翻译 输出, 这 q1 集电级 输出 至 settle 至 v
CESATQ1
+ v
TTLLOW
=<~2v, 这个 是 sufficiently 低 至 是 correctly
interpreted 作 一个 高 电压 cmos 逻辑 低 (<1/3v
CC
=5V
为 v
CC
=15v 给 在 这 ixdd404 数据 薄板.)
一个 ttl 高, v
TTLHIGH
=>~2.4v, 或者 一个 5v cmos 高,
V
5VCMOSHIGH
=~>3.5v, 应用 至 这 en 输入 的 这 电路 在
图示 28 将 导致 q1 至 是 片面的 止. 这个 结果 在 q1
集电级 正在 牵引的 向上 用 r3 至 v
CC
=15v, 和 提供 一个
高 电压 cmos 逻辑 高 输出. 这 高 电压
cmos logical en 输出 应用 至 这 ixdd404 en 输入
将 使能 它, 准许 这 门 驱动器 至 全部地 函数 作 一个
±
4 放大 输出 驱动器.
这 总的 组件 费用 的 这 电路 在 图示 28 是 较少
比 $0.10 如果 purchased 在 数量 >1k 片. 它 是
推荐 那 这 物理的 placement 的 这 水平的
翻译 电路 是 放置 关闭 至 这 源 的 这 ttl 或者
cmos 逻辑 电路 至 maximize 噪音 拒绝.
图示 28 - ttl 至 高 电压 cmos 水平的 翻译
: 点此下载
