128m gddr sdram
K4D261638F
- 5 -
rev. 1.2 (jan. 2004)
输入/输出 函数的 描述
*1 : 这 定时 涉及 要点 为 这 差别的 clocking 是 这 交叉 要点 的 ck 和 ck.
为 任何 产品 使用 这 单独的 结束 clocking, 应用 v
REF
至 ck管脚.
标识 类型 函数
ck, ck
*1 输入
这 差别的 系统 时钟 输入.
所有 的 这 输入 是 抽样 在 这 rising 边缘 的 这 时钟 除了
DQ
’
s 和 dm
’
s 那 是 抽样 在 两个都 edges 的 这 dqs.
CKE 输入
activates 这 ck 信号 当高 和 deactivates 这 ck
信号
当 低. 用 deactivating 这 clock, cke 低 indicates 这 电源
向下 模式 或者 自 refresh 模式.
CS
输入
CS
使能 这 command 解码器 当 低 和 无能 这 com-
mand 解码器 当 高. 当 这 command 解码器 是 无能,
新 commands 是 ignored 但是 previous 行动 continue.
RAS
输入
latches 行 地址 在 这 positive going 边缘 的 这 ck 和
RAS
低. 使能 行 进入 &放大; precharge.
CAS
输入
latches column 地址 在 这积极的 going 边缘 的 这 ck 和
CAS
低. 使能 column 进入.
我们
输入
使能 写 运作 和 行 precharge.
latches 数据 在 开始 从 cas
, 我们起作用的.
ldqs,udqs 输入/输出
数据 输入 和 输出 是 同步 和 两个都 边缘 的 dqs.
为 这 x16, ldqs corresponds 至 这 数据 在 dq0-dq7 ; udqs
corresponds 至 这 数据 在 dq8-dq15.
ldm,udm 输入
数据 在 掩饰. 数据 在是 masked 用 dm latency=0 当 dm 是
高 在 burst 写. 为 这 x16, ldm corresponds 至 这 数据 在
dq0-dq7 ; udm correspons 至 这 数据 在 dq8-dq15.
DQ
0
~ dq
15
输入/输出 数据 输入/输出 是 多路复用 在 这 一样 管脚.
BA
0
, ba
1
输入 选择 这个 bank 是 至 是 起作用的.
一个
0
~ 一个
11
输入
行/column 地址 是 multiplexed 在 这 一样 管脚.
行 地址 : ra
0
~ ra
11
, column 地址 : ca
0
~ ca
8
.
V
DD
/v
SS
电源 供应 电源 和 地面 为 这 输入 缓存区 和 核心 逻辑.
V
DDQ
/v
SSQ
电源 供应
分开的 电源 供应 和 地面 为 这 输出 缓存区 至 提供
改进 噪音 免除.
V
REF
电源 供应 涉及 电压 为 输入, 使用 为 sstl 接口.
nc/rfu 非 连接/
保留 为 future 使用
这个 管脚 是 推荐 至 是 left "非 连接" 在 这 设备
: 点此下载
