K4G323222A cmos sgram
- 7 -
rev. 1.3 (dec. 2000)
交流 运行 测试 情况
(vDD= 3.3v
±
0.3v, t一个= 0 至 70
°
c)
参数 值 单位
输入 水平 (vih/vil) 2.4 / 0.4 V
输入 定时 度量 涉及 水平的 1.4 V
输入 上升 和 下降 时间
tr/tf=1 / 1
ns
输出 定时 度量 涉及 水平的 1.4 V
输出 加载 情况 看 图. 2
3.3v
1200
Ω
870
Ω
输出
30pF
VOH(直流) = 2.4v, iOH= -2ma
VOL(直流) = 0.4v, iOL= 2ma
Vtt= 1.4v
50
Ω
输出
30pF
Z0=50
Ω
(图. 2) 交流 输出 加载 电路(图. 1) 直流 输出 加载 电路
••
•
•
•
运行 交流 参数
1. 这 最小 号码 的 时钟 循环 是 决定 用 dividing 这 最小 时间 必需的 和 时钟 循环 时间 和 然后
rounding 止 至 这 next 高等级的 integer. 谈及 至 这 下列的 ns-单位 为基础 交流 表格.
便条 :
(交流 运行 情况 除非 否则 指出)
参数 标识
版本
单位 便条
-45 -50 -7c -60 -70
cas latency CL 3 2 3 2 - 2 3 2 3 2 CLK
clk 循环 时间 tcc(最小值) 4.5 10 5 10 - 7.5 6 10 7 10 ns
行 起作用的 至 行 起作用的 延迟 trrd(最小值) 2 CLK 1
RAS至CAS延迟 trcd(最小值) 4 2 3 2 - 2 3 2 3 2 CLK 1
行 precharge 时间 trp(最小值) 4 2 3 2 - 2 3 2 3 2 CLK 1
行 起作用的 时间
tras(最小值) 9 5 8 5 - 6 7 5 7 5 CLK 1
tras(最大值) 100 美国
行 循环 时间
tRC(最小值) 13 7 11 7 - 8 10 7 10 7 CLK 1
last 数据 在 至 行 precharge trdl(最小值) 2 CLK 2,5
last 数据 在 至 新 col.地址 延迟 tcdl(最小值) 1 CLK 2
last 数据 在 至 burst 停止 tbdl(最小值) 1 CLK 2
col. 地址 至 col. 地址 延迟 tccd(最小值) 1 CLK
块 写 数据-在 至 前 command tbpl(最小值) 2 CLK
块 写 循环 时间 tbwc(最小值) 1 CLK 3
模式 寄存器 设置 循环 时间 tmrs(最小值) 1 CLK
号码 的 有效的 输出
数据
cas latency=3 2
ea 4
cas latency=2 1
1. 这 vdd 情况 的 k4g323222a-45/50/7c/60 是 3.135v~3.6v.
便条 :
: 点此下载
