- 4 -
rev 1.0 (三月 2005)
512m gddr3 sdram
k4j52324qc-b
• 2.0v +0.1v 电源 供应 为 设备 运作 为 -bj**
• 2.0v +0.1v 电源 供应 为 i/o 接口 为 -bj**
• 1.8v +0.1v 电源 供应 为 设备 运作 为 -bc**
• 1.8v +0.1v 电源 供应 为 i/o 接口 为 -bc**
• 在-消逝 termination (odt)
• 输出 驱动器 力量 调整 用 emrs
• 校准 输出 驱动
• 1.8v pseudo 打开 流 兼容 输入/输出
• 4 内部的 banks 为 concurrent 运作
• 差别的 时钟 输入 (ck 和 ck)
• commands entered 在 各自 积极的 ck 边缘
• cas latency : 4, 5, 6, 7, 8, 9, 10, 11 (clock)
• additive latency (al): 0 和 1 (时钟)
• 可编程序的 burst 长度 : 4 和 8
• 可编程序的 写 latency : 1, 2, 3, 4, 5, 6 和 7 (clock)
一般 描述
特性
• 单独的 结束 读 strobe (rdqs) 每 字节
• 单独的 结束 写 strobe (wdqs) 每 字节
• rdqs 边缘-排整齐 和 数据 为 读
• wdqs 中心-排整齐 和 数据 为 写
• 数据 掩饰(dm) 为 masking 写 数据
• 自动 &放大; 自 refresh 模式
• 自动 precharge 选项
• 32ms, 自动 refresh (8k 循环)
• 136 球 fbga
• 最大 时钟 频率 向上 至 800mhz
• 最大 数据 比率 向上 至 1.6gbps/管脚
• dll 为 输出
• boundary scan 函数 和 sen 管脚
• mirror 函数 和 mf 管脚
2m x 32bit x 8 banks graphic 翻倍 数据比率 3 同步的 dram
和 uni-directional 数据 strobe
订货 信息
* k4j52324qc-a*** 是 含铅的ed 包装 部分 号码
部分 非. 最大值 freq. 最大值 数据 比率 vdd&放大;vddq 包装
k4j52324qc-bj12 800MHz 1.6gbps/管脚
2.0v+
0.1v
136 球 fbga
k4j52324qc-bj14 700MHz 1.4gbps/管脚
k4j52324qc-bc14 700MHz 1.4gbps/管脚
1.8v+
0.1vk4j52324qc-bc16 600MHz 1.2gbps/管脚
k4j52324qc-bc20 500MHz 1.0gbps/管脚
这 k4j52324qc 是 536,870,912 位 的 hyper 同步的 数据 比率 动态 内存 有组织的 作 8 x 2,097,152 words 用
32 位, fabricated 和 samsung
’s
高 效能 cmos 技术. synchronous 特性 和 数据 strobe 准许
极其 高 效能 向上 至 6.4gb/s/碎片. i/o transactions 是 可能 在两个都 edges 的 这 时钟 循环. 范围 的
运行 发生率, 和 可编程序的 latencies 准许 这 device 至 是 有用的 为 一个 variety 的 高 效能 记忆
系统 产品.
为 2m x 32bit x 8 bank gddr3 sdram
: 点此下载
