cmos sdram
K4S281632D
rev. 0.1 sept. 2001
交流 运行 测试 情况
(vDD= 3.3v
±
0.3v, t一个= 0 至 70
°
c)
参数 值 单位
交流 输入 水平 (vih/vil) 2.4/0.4 V
输入 定时 度量 涉及 水平的 1.4 V
输入 上升 和 下降 时间 tr/tf = 1/1 ns
输出 定时 度量 涉及 水平的 1.4 V
输出 加载 情况 看 图. 2
3.3v
1200
Ω
870
Ω
输出
50pF
VOH(直流) = 2.4v, iOH= -2ma
VOL(直流) = 0.4v, iOL= 2ma
vtt = 1.4v
50
Ω
输出
50pF
z0 = 50
Ω
(图. 2) 交流 输出 加载 电路(图. 1) 直流 输出 加载 电路
运行 交流 参数
注释 :
(交流 运行 情况 除非 否则 指出)
参数 标识
版本
单位 便条
- 55 - 60 - 7c - 75 - 1h -1l
行 起作用的 至 行 起作用的 延迟 tRRD(最小值) 11 12 15 15 20 20 ns 1
RAS至CAS延迟 tRCD(最小值) 16.5 18 15 20 20 20 ns 1
行 precharge 时间 tRP(最小值) 16.5 18 15 20 20 20 ns 1
行 起作用的 时间
tRAS(最小值) 38.5 42 45 45 50 50 ns 1
tRAS(最大值) 100 美国
行 循环 时间 tRC(最小值) 55 60 60 65 70 70 ns 1
last 数据 在 至 行 precharge tRDL(最小值) 2 CLK 2,5
last 数据 在 至 起作用的 延迟 tDAL(最小值) 2 clk + trp - 5
last 数据 在 至 新 col. 地址 延迟 tCDL(最小值) 1 CLK 2
last 数据 在 至 burst 停止 tBDL(最小值) 1 CLK 2
col. 地址 至 col. 地址 延迟 tCCD(最小值) 1 CLK 3
号码 的 有效的 输出
数据
cas latency=3 2
ea 4
cas latency=2 - 1
1. 这 直流/交流 测试 输出 加载 的k4s281632d-60/55 是 30pf.
2. 这 vdd 情况 的 k4s281632d-60/55 是 3.135v~3.6v.
注释 :
1. 这 最小 号码 的 时钟 循环 是 决定 用 dividing 这 最小 时间 必需的 和 时钟 循环 时间
和 然后 rounding 止 至 这 next 高等级的 integer.
2. 最小 延迟 是 必需的 至 完全 写.
3. 所有 部分 准许 每 循环 column 地址 改变.
4. 在 情况 的 行 precharge 中断, 自动 precharge 和 读 burst 停止.
5.在 100mhz 和 在下 100mhz 运行 情况, trdl=1clk 和 tdal=1clk + 20ns 是 也 supported.
samsung 推荐 trdl=2clk 和 tdal=2clk + trp.
: 点此下载
