K4S161622D cmos sdram
模式 寄存器 设置 (mrs)
这 模式 寄存器 stores 这 数据 为 controlling 这 各种各样的
运行 模式 的 sdram. 它 programs 这 cas latency, burst
类型, burst 长度, 测试 模式 和 各种各样的 vendor 明确的 选项
至 制造 sdram 有用的 为 多样性 的 不同的 产品. 这
default 值 的 这 模式 寄存器 是 不 定义, 因此 这
模式 寄存器 必须 是 写 之后 电源 向上 至 运作 这
sdram. 这 模式 寄存器 是 写 用 asserting 低 在CS,
RAS,CAS和我们(这 sdram 应当 是 在 起作用的 模式 和
cke already 高 较早的 至 writing 这 模式 寄存器). 这 状态 的
地址 管脚 一个0~ 一个10/ap 和 ba 在 这 一样 循环 作CS,
RAS,CAS和我们going 低 是 这 数据 写 在 这 模式
寄存器. 二 时钟 循环 是 必需的 至 完全 这 写 在 这
模式 寄存器. 这 模式 寄存器 内容 能 是 changed
使用 这 一样 command 和 时钟 循环 (所需的)东西 在
运作 作 长 作 所有 banks 是 在 这 空闲 状态. 这 模式
寄存器 是 分隔 在 各种各样的 地方 取决于 在 这 地方 的
功能. 这 burst 长度 地方 使用 一个0~ 一个2, burst 类型 使用
一个3, cas latency (读 latency 从 column 地址) 使用 一个4~
一个6, vendor 明确的 选项 或者 测试 模式 使用 一个7~ 一个8, 一个10/ap
和 ba. 这 写 burst 长度 是 编写程序 使用 一个9. 一个7~ 一个8,
一个10/ap, ba必须 是 设置 至 低 为 正常的 sdram 运作.
谈及 至 这 表格 为 明确的 代号 为 各种各样的 burst 长度,
burst 类型 和 cas latencies.
bank 活动
这 bank 活动 command 是 使用 至 选择 一个 随机的 行 在
一个 空闲 bank. 用 asserting 低 在RAS和CS和 desired 行
和 bank 地址, 一个 行 进入 是 initiated. 这 读 或者 写
运作 能 出现 之后 一个 时间 延迟 的 tRCD(最小值) 从 这 时间
的 bank 触发. tRCD是 一个 内部的 定时 参数 的
sdram, 因此 它 是 依赖 在 运行 时钟 频率.
这 最小 号码 的 时钟 循环 必需的 在 bank
活动 和 读 或者 写 command 应当 是 计算 用
dividing tRCD(最小值) 和 循环 时间 的 这 时钟 和 然后 rounding
止 这 结果 至 这 next 高等级的 integer. 这 sdram 有 二
内部的 banks 在 这 一样 碎片 和 shares 部分 的 这 内部的
电路系统 至 减少 碎片 范围, 因此 它 restricts 这 触发
的 二 banks 同时发生地. 也 这 噪音 发生 在
感觉到 的 各自 bank 的 sdram 是 高, 需要 一些 时间 为
电源 供应 至 recover 在之前 这 其它 bank 能 是 sensed
reliably. tRRD(最小值) specifies 这 最小 时间 必需的 在
activating 不同的 bank. 这 号码 的 时钟 循环 必需的
在 不同的 bank 触发 必须 是 计算 类似的 至
tRCD规格. 这 最小 时间 必需的 为 这 bank 至 是
起作用的 至 initiate 感觉到 和 restoring 这 完全 行 的
动态 cells 是 决定 用 tRAS(最小值). 每 sdram bank
活动 command 必须 satisfy tRAS(最小值) 规格 在之前 一个
precharge command 至 那 起作用的 bank 能 是 asserted. 这
最大 时间 任何 bank 能 是 在 这 起作用的 状态 是 决定
用 tRAS(最大值). 这 号码 的 循环 为 两个都 tRAS(最小值) 和
tRAS(最大值) 能 是 计算 类似的 至 tRCD规格.
burst 读
这 burst 读 command 是 使用 至 进入 burst 的 数据 在 con-
secutive 时钟 循环 从 一个 起作用的 行 在 一个 起作用的 bank. 这
burst 读 command 是 issued 用 asserting 低 在CS和CAS
和我们正在 高 在 这 积极的 边缘 的 这 时钟. 这 bank
必须 是 起作用的 为 在 least tRCD(最小值) 在之前 这 burst 读 com-
mand 是 issued. 这 第一 输出 呈现 在 cas latency 号码
的 时钟 循环 之后 这 公布 的 burst 读 command. 这 burst
长度, burst sequence 和 latency 从 这 burst 读 com-
mand 是 决定 用 这 模式 寄存器 这个 是 already pro-
grammed. 这 burst 读 能 是 initiated 在 任何 column
地址 的 这 起作用的 行. 这 地址 wraps 周围 如果 这 最初的
地址 做 不 开始 从 一个 boundary 此类 那 号码 的 输出-
puts 从 各自 i/o 是 equal 至 这 burst 长度 编写程序 在
这 模式 寄存器. 这 输出 变得 在 高-阻抗 在 这
终止 的 这 burst, 除非 一个 新 burst 读 是 initiated 至 保持
这 数据 输出 gapless. 这 burst 读 能 是 terminated 用
issuing 另一 burst 读 或者 burst 写 在 这 一样 bank 或者 这
其它 起作用的 bank 或者 一个 precharge command 至 这 一样 bank.
这 burst 停止 command 是 有效的 在 每 页 burst 长度.
burst 写
这 burst 写 command 是 类似的 至 burst 读 command 和
是 使用 至 写 数据 在 这 sdram 在 consecutive 时钟
循环 在 调整 地址 取决于 在 burst 长度 和
burst sequence. 用 asserting 低 在CS,CAS和我们和 有效的
column 地址, 一个 写 burst 是 initiated. 这 数据 输入 是
提供 为 这 最初的 地址 在 这 一样 时钟 循环 作 这
burst 写 command. 这 输入 缓存区 是 deselected 在 这 终止
的 这 burst 长度, 甚至 though 这 内部的 writing 能 是 com-
pleted 还. 这 writing 能 是 完成 用 issuing 一个 burst 读
和 dqm 为 blocking 数据 输入 或者 burst 写 在 这 一样 或者
另一 起作用的 bank. 这 burst 停止 command 是 有效的 在 每
burst 长度. 这 写 burst 能 也 是 terminated 用 使用
dqm 为 blocking 数据 和 procreating 这 bank tRDL之后 这
last 数据 输入 至 是 写 在 这 起作用的 行. 看 dqm
运作 也.
设备 行动 (持续)
: 点此下载
