KS0108B64ch 段 驱动器 为 点 矩阵变换 lcd
管脚 desciption
管脚 (非) 标识 输入/输出 描述
3
78
73, 8
V
DD
V
SS
V
ee1.2
电源
为 内部的 逻辑 电路 (+5v
±
10%)
地 (0v)
为 lcd 驱动器 电路
V
SS
=0v, v
DD
=5V
¡¾
10% v
DD
-v
EE
=8V~17V
V
EE1
和 v
EE2
是 连接 用 这 一样 电压.
74, 7
76, 5
77, 4
75, 6
v0l, v0r
v2l, v2r
v3l, v3r
v5l, v5r
电源 偏差 供应 电压 terminals 至 驱动 这 lcd.
92
91
90
CS1B
CS2B
CS3
输入 碎片 选择
在 顺序 至 接口 数据 为 输入 或者 输出
这 terminals 有 至 是 cs1b=l, cs2b=l, 和 cs3=h.
2 M 输入 alternating 信号 输入 为 lcd 驱动.
1 模数转换器 输入 地址 控制 信号 的 y 地址 计数器.
ADC=H
→
db<0:7>=0
→
Y0
→
S1
db<0:7>=63
→
Y63
→
S64
ADC=L
→
db<0:7>=0
→
Y63
→
S64
db<0:7>=63
→
Y0
→
S1
100 FRM 输入 同步的 控制 信号.
presets 这 6-位 z 计数器 和 syncronizes 这 一般 信号 和 这
框架 信号 当 这 框架 信号 变为 高.
99 E 输入 使能 信号.
写 模式 (r/w=l)
→
数据 的 db<0:7> 是 latched 在
这 下落 边缘 的 e.
读 模式 (r/w=h)
→
db<0:7> 呈现 这 读
数据 当 e 是 在 高 水平的.
98
97
CLK1
CLK2
输入 2 阶段 时钟 信号 为 内部的 运作.
使用 至 execute 行动 为 输入/输出 的 显示
内存 数据 和 其他.
96 CL 输入 显示 同步的 信号.
显示 数据 是 latched 在 rising 时间 的 这 cl 信号 和 increments 这
z-地址 计数器 在 这 cl 下落 时间.
95 RS 输入 数据 或者 操作指南.
RS=H
→
db<0:7> : 显示 内存 数据
RS=L
→
db<0:7> : 操作指南 数据
94 r/w 输入 读 或者 写.
r/w=h
→
数据 呈现 在 db<0:7> 和 能 是 读
用 这 cpu 当 e=h, cs1b=l, cs2b=l
和 cs3=h.
r/w=l
¡æ
显示 数据 db<0:7> 能 是 写 在 下落 的 e
当 cs1b=l, cs2b=l 和 cs3=h.
79~86 DB0~DB7 输入/输出 数据 总线.
那里 状态 i/o 一般 终端.
选择 水平的 非-选择 水平的
v0l(r), v5l(r) v2l(r), v3l(r)
: 点此下载
