11/46
L7250
1 串行 端口
这 串行 端口 是 一个 双向的 三 管脚 接口, 使用 sdata, sclk 和 sen 至 地址 和 communicate
和 十六 8 位 寄存器 在 这 l7250. 这些 寄存器 包含 这 状态 寄存器, spindle 控制 寄存器,
vcm 控制 寄存器, sinewave 驱动 寄存器, 和 测试 模式 寄存器. 这些 寄存器 是 cleared 至 零 在
电源 向上.
1.1 default comunication 模式 设置 (位 7, reg05h ) = 0
之后 这 sen 下落 边缘, 这 内部的 状态 机器 是 waiting 为 这 第一 sclk 下落 边缘. 这个 意思 那
如果 这 sclk 线条 开始 从 一个 高 水平的 这 第一 下落 边缘, respecting 这 建制 时间 tefcf, 是 考虑,
和 是 使用 至 读 这 r/w 位. 在 一个 writing 处理 这 内部的 状态 机器 必须 看 16 sclk 下落
edges 至 validate 这 运作. 这 写 模式 是 started 如果 这 r/w 位 是 低 在 这 第一 下落 边缘 的 sclk.
这 读 模式 是 started 如果 这 r/w 位 是 高 在 这 第一 下落 边缘 的 sclk. 这 id, 地址, 和 数据 是
所有 然后 subsequently 读 用 这 l7250 在 这 下落 edges 的 sclk. (看 图示 1)
这 微控制器 有 至 读 这 数据 在 这 下落 边缘 的 这 sclk 信号. 之后 这 支撑 时间 (tedh) 这
数据 线条 switches 至 这 next 数据 没有 一个 触发-状态 阶段.在 一个 读 模式 这 last 地址 位 是 读 用
l7250 在 这 eighth 下落 边缘 的 sclk. 这 内部的 状态 机器 然后 转变 这 sdata 位 周围 为 这
l7250 至 假设 控制 在 这 next sclk rising 边缘 (这 第一 rising 边缘 之后 这 8th sclk 下落 边缘).
串行 端口
Voh 逻辑 输出 电压 高 Ioh=1mA 2.7 V
Vol 逻辑 输出 电压 低 Iol=1mA 0.5 V
Vih 逻辑 输入 高 Iih=1uA 2.2 V
Vil 逻辑 输入 低 iil=-1ua 0.5 V
Iih 逻辑 高 输入 电流 内部的 pulldown 电阻
vin = 3.3v
33
µ
一个
Iil 逻辑 低 输入 电流 -1.00
µ
一个
电的 characteristcs
(持续)
电源 供应 [vcc5 &放大; vcv] vcc5 = 5v ±10%, vcv = 12v ±10%. t
amb
= 25°c (除非 否则 指定)
标识 参数 测试 情况 最小值 典型值 最大值 单位
: 点此下载
