飞利浦 半导体
lpc2292/lpc2294
16/32-位 arm 微控制器 和 外部 记忆 接口
初步的 数据 rev. 01 — 05 二月 2004 12 的 40
9397 750 12748
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
6.4 记忆 编排
这 lpc2292/lpc2294 记忆 maps 包含 一些 distinct regions, 作 显示
在 这 下列的 figures.
在 增加, 这 cpu 中断 vectors 将 是 re-编排 至 准许 它们 至 reside 在
也 Flash 记忆 (这 default) 或者 在-碎片 静态的 内存. 这个 是 描述 在 部分
6.21 “system control”.
6.5 中断 控制
这 Vectored 中断 控制 (vic) accepts 所有 的 这 中断 要求 输入 和
categorizes 它们 作 fiq, vectored irq, 和 非-vectored irq 作 defined 用
可编程序的 settings. 这 可编程序的 分派 scheme 意思 那 priorities
的 中断 从 这 各种各样的 peripherals 能 是 dynamically assigned 和 调整.
图 3. lpc2292/lpc2294 记忆 编排.
ahb peripherals
vpb peripherals
保留 地址 空间
激励 块 (re-编排 从
在-碎片 flash 记忆
保留 地址 空间
16 kbyte 在-碎片 静态的 内存
保留 地址 空间
256 kbyte 在-碎片 flash 记忆
0xffff ffff
0xf000 0000
0xefff ffff
0xe000 0000
0xc000 0000
0xdfff ffff
0x8000 0000
0x7fff ffff
0x7fff e000
0x7fff dfff
0x4001 0000
0x4000 3fff
0x4000 0000
0x3fff ffff
0x0004 0000
0x0003 ffff
4.0 gb
3.75 gb
3.5 gb
3.0 gb
2.0 gb
1.0 gb
0.0 gb
0x0000 0000
002aaa754