www.fairchildsemi.com 2
74LVT162245
•
74LVTH162245
逻辑 标识
连接 图解
管脚 assignments 为 ssop 和 tssop
管脚 分派 为 fbga
(顶 thru 视图)
管脚 描述
fbga 管脚 assignments
真实 tables
H
高 电压 水平的
L
低 电压 水平的
X
不重要
Z
高 阻抗
管脚 names 描述
OE
n
输出 使能 输入 (起作用的 低)
t/r
n
transmit/receive 输入
一个
0
–
一个
15
一侧 一个 输入/3-状态 输出
B
0
–
B
15
一侧 b 输入/3-状态 输出
NC 非 连接
123456
一个
B
0
NC t/r
1
OE
1
NC 一个
0
B
B
2
B
1
NC NC 一个
1
一个
2
C
B
4
B
3
V
CC
V
CC
一个
3
一个
4
D
B
6
B
5
地 地 一个
5
一个
6
E
B
8
B
7
地 地 一个
7
一个
8
F
B
10
B
9
地 地 一个
9
一个
10
G
B
12
B
11
V
CC
V
CC
一个
11
一个
12
H
B
14
B
13
NC NC 一个
13
一个
14
J
B
15
NC t/r
2
OE
2
NC 一个
15
输入
输出
OE
1
t/r
1
llbus b
0
–
B
7
数据 至 总线 一个
0
–
一个
7
lhbus 一个
0
–
一个
7
数据 至 总线 b
0
–
B
7
H X 高-z 状态 在 一个
0
–
一个
7
, b
0
–
B
7
输入
输出
OE
2
t/r
2
llbus b
8
–
B
15
数据 至 总线 一个
8
–
一个
15
lhbus 一个
8
–
一个
15
数据 至 总线 b
8
–
B
15
H X 高-z 状态 在 一个
8
–
一个
15
, b
8
–
B
15
: 点此下载
