MITSUBISHI
〈
数字的 assp
〉
m66222sp/fp
128
×
8-位
×
2 邮递-盒
1
描述
这 m66222 是 一个 邮递 盒 那 包含 二 完全 cmos
shared 记忆 cells 的 128
×
8-位 配置 使用 高-
效能 硅 门 cmos 处理 技术, 和 是
配备 和 二 进入 端口 的 一个 和 b.
进入 端口 一个 和 b 是 配备 和 独立 地址 cs,
我们 和 oe 控制 管脚 和 i/o 管脚 至 准许 独立 和
异步的 读/写 行动 individually. 这个 产品
exclusively 执行 一个 写 运作 从 一个 端口 和 一个 读 运作
从 b 端口 为 一个 记忆, 和 一个 读 运作 从 一个 端口 和 一个
写 运作 从 b 端口 为 这 其它 记忆.
特性
• 记忆 配置 的 128
×
8 位
×
2 记忆 areas
• 高-速 进入, 地址 进入 时间 40ns (典型值.)
• 完全 异步的 accessibility 从 端口 一个 和 b
• fixed 读/写 进入 端口 为 记忆
• 完全地 静态的 运作
• 低 电源 消耗 cmos 设计
• 5v 单独的 电源 供应
• ttl 直接-结合 i/o
• 3-状态 输出 为 i/o 管脚
应用
inter-mcu 数据 转移 记忆, 交流 缓存区 记忆
MITSUBISHI
〈
数字的 assp
〉
m66222sp/fp
128
×
8-位
×
2 邮递-盒
块 图解
管脚 配置 (顶 视图)
41
40
38
30
37
36
35
34
33
32
31
22
23
24
25
26
27
28
29
1
2
4
12
5
6
7
8
9
10
11
13
14
15
16
17
18
19
20
42
21
读/
写
控制
电路
记忆 范围(1)
128-文字
×
8-位
配置
0-127
地址
sense 放大器
输出 缓存区
读/
写
控制
电路
行/column
解码器
行/column
解码器
记忆 范围(2)
128-文字
×
8-位
配置
128-255
地址
输出 缓存区
sense 放大器
输入 数据 控制
电路
输入 数据 控制
电路
写 读
一个
0
A~A
6
AA
0
B~A
6
B
V
CC
地
CSA
WEA
OEA
一个
7
一个
一个
0
一个
一个
1
一个
一个
2
一个
一个
3
一个
一个
4
一个
一个
5
一个
一个
6
一个
i/o
0
一个
i/o
1
一个
i/o
2
一个
i/o
3
一个
i/o
4
一个
i/o
5
一个
i/o
6
一个
i/o
7
一个
CSB
网
OEB
一个
7
B
一个
0
B
一个
1
B
一个
2
B
一个
3
B
一个
4
B
一个
5
B
一个
6
B
i/o
0
B
i/o
1
B
i/o
2
B
i/o
3
B
i/o
4
B
i/o
5
B
i/o
6
B
i/o
7
B
碎片 选择
输入
写
使能 输入
输出
使能 输入
一个 端口
地址
输入
一个 端口
数据 i/o
碎片
选择 输入
写
使能 输入
输出
使能 输入
b 端口
地址
输入
b 端口
数据 i/o
读
写
7 7
CSA
→
→
→
→
→
→
→
→
→
→
→
↔
↔
↔
↔
↔
↔
↔
↔
↔
↔
↔
↔
←
←
↔
↔
↔
←
←
←
←
←
←
←
←
←
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
25
24
23
22
27
26
29
28
31
30
35
34
33
32
37
36
39
38
41
40
42
↔
WEA
NC
OEA
i/o
7
一个
地
i/o
6
一个
i/o
5
一个
i/o
4
一个
i/o
3
一个
i/o
2
一个
i/o
1
一个
i/o
0
一个
一个
7
一个
一个
6
一个
一个
5
一个
一个
4
一个
一个
3
一个
一个
2
一个
一个
1
一个
一个
0
一个
CSB
V
CC
NC
网
一个
0
B
OEB
一个
1
B
一个
2
B
一个
3
B
一个
4
B
一个
5
B
i/o
7
B
一个
6
B
一个
7
B
i/o
6
B
i/o
5
B
i/o
4
B
i/o
3
B
i/o
2
B
i/o
1
B
i/o
0
B
碎片 选择
输入
写 使能
输入
输出 使能
输入
一个 端口
地址
输入
一个 端口
数据 i/o
碎片 选择
输入
写 使能
输入
输出 使能
输入
b 端口
地址
输入
b 端口
数据 i/o
外形
nc: 非 连接
42P4B
42p2r-一个
m66222sp/fp
: 点此下载
