ment.Ina单独的-ended配置,theinput管脚sshould是
connected一个s显示ninFigure3.Figure4显示sthe需要
连接sforadifferentialinput配置.
接受者 部分
Thelow一个dhighgroup声调sare独立的dbyapplying这
DTMFsignaltothe输入softwosixth-orderswitched电容
bandpass过滤swith带宽sthatcorrespondtothelow和
highgroupfrequencieslistedinTable2.Thelowgroupfilter在
-
corporatesnotches一个t350一个d440Hz,providingexcellentdial
tone拒绝.Eachfilteroutputisfollowedbya单独的-顺序
switchedcapacitorfilterthat平整的sthe信号spriorto限制的.
Limitingisperformedby高-gain比较器swithhysteresis
topreventdetectionofunwanted低-level信号.Thecom-
parator输出sprovide全部-raillogic摆动s一个tthe新当选的
DTMFsignal发生率.
一个decoder雇用sdigitalcounting技巧stodetermine这
frequenciesoftheincomingtones,一个dtoverifythat这ycorre
-
spondtostandardDTMF发生率.一个complexaveragingal
-
gorithm保护sagainsttonesimulationbyextraneous信号
(such一个svoice),whiletoleratingsmall背离sin频率.
Thealgorithm提供s一个noptimumcombinationofimmunity至
talkoffwithtolerancetointerferingfrequencies(thirdtones)和
噪音.Whenthedetector认识sthepresenceoftwo有效的
声调s(referredto一个s“signalcondition”),theearlysteering(est)
outputgoesto一个nactive状态.一个ysubsequentlossof信号
conditionwillcauseESttoassume一个ninactive状态.
Steering电路:
Beforeadecodedtonepairis注册,这
receiver审查sforavalidsignalduration(referredto一个s“char-
acterrecognitioncondition”).Thischeckisperformedby一个nex-
ternalRCtimeconstant驱动nbyESt.一个logichighonESt
Page2
m-8880
40-406-00012, rev. g www.clare.com
图示 3 单独的-结束 输入 配置 图示 4 差别的 输入 配置
名字描述
IN+
Noninverting运算-放大 输入.
在-
反相的 运算-放大 输入.
GS
增益 选择. 给 进入 至 输出 的 front 终止 差别的 放大器 为 连接 的 反馈 电阻.
V
REF
涉及 电压 输出. nominallyV
DD
/2 是 使用 至 偏差 输入 在 mid-栏杆.
V
SS
负的 电源 供应 输入.
OSC1
dtmf 时钟/振荡器 输入.
OSC2
时钟 输出. 一个 3.5795 mhz 结晶 连接 在 osc1 和 osc2 完成 这 内部的 振荡器 电路.
声调
双 声调 multifrequency (dtmf) 输出.
r/w
读/写 输入. 控制 这 方向 的 数据 转移 至 和 从 这 微处理器 和 这 接受者/传输者.TTL
兼容.
CS
碎片 选择.TTL输入 (cs = 0 至 选择 这 碎片).
RS0
寄存器 选择 输入. 看 表格 6.TTL兼容.
φ
2
系统 时钟 输入. 将 是 持续的 orstrobed仅有的 在 读 或者 写.TTL兼容.
irq/cp
中断 要求 至 微处理器 (打开-流 输出). 也, 当 call progress (cp) 模式 有 被 选择 和 inter
-
rupt 使能, theIRQ
/cp 管脚 将 输出 一个 rectangular 波 信号 代表 的 这 输入 信号 应用 在 这 输入
运算-放大. 这 输入 信号 必须 是 在里面 这 带宽 限制 的 这 call progress 过滤. 看 图示 11
d0 - d3
微处理器 数据 总线.TTL兼容.
ESt
early steering 输出. presents 一个 逻辑 高 once 这 数字的 algorithm 有 发现 一个 有效的 声调 一双 (信号 情况). 任何
momentary 丧失 的 信号 情况 将 causeESt至 返回 至 一个 逻辑 低.
st/gt
steering 输入/守卫 时间 输出 (双向的). 一个 电压 更好 thanV
TSt
发现 在 st 导致 这 设备 至 寄存器 这
发现 声调 一双 和 更新 这 输出 获得. 一个 电压 较少 thanV
TSt
frees 这 设备 至 接受 一个 新 声调 一双. 这
GT输出 acts 至 重置 这 外部 steering 时间-常量; 它的 状态 是一个funcitonofESt和 这 电压 在 st.
V
DD
积极的 电源 供应 输入.
表格 1 管脚 功能
: 点此下载
