www.clare.com
2
m-8888
rev. 1
ing 这 放大器 输入 在 v
DD
/2. provisions 是 制造
为 这 连接 的 一个 反馈 电阻 至 这 运算-放大
输出 (gs) 为 增益 调整. 在 一个 单独的-结束
配置, 这 输入 管脚 应当 是 连接 作
显示 在 这 单独的-结束 输入 配置 在之上.
差别的 输入 配置 在之上 显示 这 nec-
essary 连接 为 一个 差别的 输入 configura-
tion.
接受者 部分
这 低 和 高 组 tones 是 separated 用 应用-
ing 这 dtmf 信号 至 这 输入 的 二 sixth-顺序
单独的-结束 输入 配置 差别的 输入 配置
函数的 描述
m-8888 功能 组成 的 一个 高-效能
dtmf 接受者 和 一个 内部的 增益 设置 放大器
和 一个 dtmf 发生器 那 包含 一个 声调 burst
计数器 为 generating 准确的 声调 bursts 和 paus-
es. 这 call progress 模式, 当 选择, 准许 这
发现 的 call progress tones. 一个 标准 8051,
8086/8 序列 微处理器 接口 准许 进入
至 一个 内部的 状态 寄存器, 二 控制 寄存器, 和
二 数据 寄存器.
输入 配置
这 输入 arrangement 组成 的 一个 差别的 输入
运算的 放大器 和 偏差 来源 (v
REF
) 为 偏差-
管脚 功能
名字 描述
IN+ 同相 运算-放大 输入.
在- 反相的 运算-放大 输入.
GS 增益 选择. 给 进入 至 输出 的 front 终止 差别的 放大器 为 连接 的 反馈 电阻.
V
REF
涉及 电压 输出. nominally v
DD
/2 是 使用 至 偏差 输入 在 mid-栏杆.
V
SS
负的 电源 供应 输入.
OSC1 dtmf 时钟/振荡器 输入.
OSC2 时钟 输出. 一个 3.5795 mhz 结晶 连接 在 osc1 和 osc2 完成 这 内部的 振荡器 电路.
声调 双 声调 multifrequency (dtmf) 输出.
WR 写 输入. 一个 低 在 这个 管脚 当 cs 是 低 使能 数据 转移 从 这 微处理器. ttl 兼容.
CS 碎片 选择. ttl 输入 (cs = 0 至 选择 这 碎片).
RS0 寄存器 选择 输入. 看 内部的 寄存器 功能 在 页 7. ttl 兼容.
RD 读 输入. 一个 低 在 这个 管脚 当 cs 是 低 使能 数据 转移 至 这 微处理器. ttl 兼容..
irq /cp 中断 要求 至 微处理器 (打开-流 输出). 也, 当 call progress (cp) 模式 有 被 选择 和
中断 使能, 这 irq/cp 管脚 将 输出 一个 rectangular 波 信号 代表 的 这 输入 信号 应用 在 这
输入 运算-放大. 这 输入 信号 必须 是 在里面 这 带宽 限制 的 这 call progress 过滤. 看 定时 图解 在
页 11.
d0-d3 微处理器 数据 总线. ttl 兼容.
ESt early steering 输出. presents 一个 逻辑 高 once 这 数字的 algorithm 有 发现 一个 有效的 声调 一双 (信号 情况).
任何 momentary 丧失 的 信号 情况 将 导致 est 至 返回 至 一个 逻辑 低.
st/gt steering 输入/守卫 时间 输出 (双向的). 一个 电压 更好 比 v
TSt
发现 在 st 导致 这 设备 至 寄存器
这 发现 声调 一双 和 更新 这 输出 获得. 一个 电压 较少 比 v
TSt
frees 这 设备 至 接受 一个 新 声调 一双. 这
gt 输出 acts 至 重置 这 外部 steering 时间-常量; 它的 状态 是 一个 函数 的 est 和 这 电压 在 st.
V
DD
积极的 电源 供应 输入.
: 点此下载
