Publication#
14051
rev:
K
amendment/
0
公布 日期:
十一月 1998
mach 1 和 2 cpld families
高-效能 ee cmos 可编程序的 逻辑
特性
◆
高-效能 用电气-可擦掉的 cmos pld families
◆
32 至 128 macrocells
◆
44 至 100 管脚 在 费用-有效的 plcc, pqfp 和 tqfp 包装
◆
speedlocking™ – 有保证的 fixed 定时 向上 至 16 产品 条款
◆
商业的 5/5.5/6/7.5/10/12/15-ns t
PD
和 工业的 7.5/10/12/14/18-ns t
PD
◆
configurable macrocells
— 可编程序的 极性
— 注册 或者 combinatorial 输出
— 内部的 和 i/o 反馈 paths
— d-类型 或者 t-类型 flip-flops
— 输出 使能
— 选择 的 clocks 为 各自 flip-flop
— 输入 寄存器 为 mach 2 家族
◆
jtag (ieee 1149.1)-兼容, 5-v 在-系统 程序编制 有
◆
附带的 组件 interconnect (pci) 一致的 在 5/5.5/6/7.5/10/12 ns
◆
safe 为 mixed 供应 电压 系统 设计
◆
总线-friendly™ 输入 和 i/os 减少 风险 的 unwanted oscillatory 输出
◆
可编程序的 电源-向下 模式 结果 在 电源 savings 的 向上 至 75%
◆
supported 用 vantis designdirect™ 软件 为 迅速 逻辑 开发
— 支持 hdl 设计 methodologies 和 结果 优化 为 vantis
— flexibility 至 adapt 至 用户 (所需的)东西
— 软件 partnerships 那 确保 客户 success
◆
lattice/vantis 和 第三-群 硬件 程序编制 支持
— lattice/vantispro™ (formerly 知道 作 machpro
®
) 软件 为 在-系统 programmability
支持 在 pcs 和 automated 测试 设备
— 程序编制 支持 在 所有 主要的 programmers 包含 数据 i/o, bp microsystems, advin,
和 系统 一般
: 点此下载
