mach 1 &放大; 2 families 11
这 flip-flops 在 也 macrocell 类型 能 是 clocked 用 一个 的 一些 时钟 管脚 (表格 10).
寄存器 是 clocked 在 这 rising 边缘 的 这 时钟 输入. latches 支撑 它们的 数据 当 这 门
输入 是 高. 时钟 管脚 是 也 有 作 输入, 虽然 小心 必须 是 带去 当 一个 信号
acts 作 两个都 时钟 和 输入 至 这 一样 设备.
所有 flip-flops 有 异步的 重置 和 preset. 这个 是 控制 用 这 一般 产品 条款
那 控制 所有 flip-flops 在里面 一个 pal 块. 为 一个 单独的 pal 块, 所有 flip-flops, whether 在 一个
输出 或者 一个 buried macrocell, 是 initialized 一起. 这 initialization 符合实际 的 这 flip-flops
是 illustrated 在 表格 11.
i/o cells
这 i/o cells (图示 7) 提供 一个 三-状态 输出 buffer. 这 three-state 缓存区 能 是 left
permanently 使能 为 使用 仅有的 作 一个 输出, permanently 无能 为 使用 作 一个 输入, 或者 它 能
是 控制 用 一个 的 二 产品 条款 为 bi-directional 信号 和 总线 连接. 这 二
产品 条款 提供 是 一般 至 一个 bank 的 i/o cells.
表格 10. macrocell clocks
设备 号码 的 clocks 有 设备 号码 的 clocks 有
MACH111
4
MACH211SP
2
MACH111SP
2
MACH221
4
MACH131
4
MACH221SP
4
MACH131SP
4
MACH231
4
MACH211
4
MACH231SP
4
表格 11. 异步的 重置/preset 运作
Configuration AR AP clk/le Q+
寄存器
0 0 X 看 表格 9
01 X 1
10 X 0
11 X 0
获得
0 0 X 看 表格 9
0 1 0 Illegal
01 1 1
1 0 0 Illegal
10 1 0
1 1 0 Illegal
11 1 0
: 点此下载
