首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:470918
 
资料名称:MAX1115EKA
 
文件大小: 379.37K
   
说明
 
介绍:
Single-Supply, Low-Power, Serial 8-Bit ADCs
 
 


: 点此下载
  浏览型号MAX1115EKA的Datasheet PDF文件第2页
2
浏览型号MAX1115EKA的Datasheet PDF文件第3页
3
浏览型号MAX1115EKA的Datasheet PDF文件第4页
4
浏览型号MAX1115EKA的Datasheet PDF文件第5页
5

6
浏览型号MAX1115EKA的Datasheet PDF文件第7页
7
浏览型号MAX1115EKA的Datasheet PDF文件第8页
8
浏览型号MAX1115EKA的Datasheet PDF文件第9页
9
浏览型号MAX1115EKA的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
max1115/max1116
详细地 描述
这 max1115/max1116 adcs 使用 一个 successive-
approximation 转换 技巧 和 输入
追踪/支撑 (t/h) 电路系统 至 转变 一个 相似物 信号 至
一个 8-位 数字的 输出. 这 spi/qspi/microwire-
兼容 接口 直接地 connects 至 microproces-
sors (µps) 没有 额外的 电路系统 (图示 3).
追踪/支撑
这 输入 architecture 的 这 模数转换器 是 illustrated 在 这
相等的-输入 电路 显示 在 图示 4 和 是 com-
posed 的 这 t/h, 输入 多路调制器, 输入 比较器,
切换 电容 dac, 和 自动-零 栏杆.
这 acquisition 间隔 begins 和 这 下落 边缘 的
cnvst. 在 这 acquisition 间隔, 这 相似物 输入
(ch0) 是 连接 至 这 支撑 电容 (c
支撑
).
once 这 acquisition 是 完全, 这 t/h 转变 opens
和 c
支撑
是 连接 至 地, 这个 retains 这
承担 在 c
支撑
作 一个 样本 的 这 信号 在 这 ana-
log 输入.
sufficiently 低 源 阻抗 是 必需的 至 确保
一个 精确 样本. 一个 源 阻抗 的 <1.5k
推荐 为 精确 样本 安排好. 一个 100pf
电容 在 这 模数转换器 输入 也 改进 这 精度
的 一个 输入 样本.
转换 处理
这 max1115/max1116 转换 处理 是 内部的-
ly 安排时间. 这 总的 acquisition 和 转换 处理
takes <7.5µs. once 一个 输入 样本 有 被
acquired, 这 比较器
s 负的 输入 是 然后 con-
nected 至 一个 自动-零 供应. 自从 这 设备
需要 仅有的 一个 单独的 供应, 这 负的 输入 的 这
比较器 是 设置 至 equal v
DD
/2. 这 电容的 dac
restores 这 积极的 输入 至 v
DD
/2 在里面 这 限制 的 8-
位 决议. 这个 action 是 相等的 至 transferring 一个
承担 q
= 16pf
V
从 c
支撑
至 这 二进制的-
weighted 电容的 dac, 这个 形式 一个 数字的 repre-
sentation 的 这 相似物-输入 信号.
单独的-供应, 低-电源, 串行 8-位 adcs
6 _______________________________________________________________________________________
管脚 描述
管脚 名字 函数
1V
DD
积极的 供应 电压
2 CH0 相似物 电压 输入
3, 5 i.c. 内部 连接. 连接 至 地面.
4 地面
6 CNVST 转变/开始 输入. cnvst initiates 一个 电源-向上 和 开始 一个 转换 在 它的 下落 边缘.
7 DOUT
串行 数据 输出. 数据 是 clocked 输出 在 这 下落 边缘 的 sclk. dout 变得 低 在 这 开始 的 一个
转换 和 presents 这 msb 在 这 completion 的 一个 转换. dout 变得 高 阻抗
once 数据 有 被 全部地 clocked 输出.
8 SCLK 串行 时钟. 使用 为 clocking 输出 数据 在 dout.
V
DD
3k
C
加载
DOUT
C
加载
3k
DOUT
一个)
V
OL
至 v
OH
b) 高-z 至 v
OL
和 v
OH
至 v
OL
V
DD
3k
C
加载
DOUT
C
加载
3k
DOUT
一个)
V
OH
至 高-z b) v
OL
至 高-z
图示 1. 加载 电路 为 使能 时间
图示 2. 加载 电路 为 使不能运转 时间
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com