max1090/max1092
400ksps, +5v, 8-/4-频道, 10-位 adcs
和 +2.5v 涉及 和 并行的 inter面向
8 _______________________________________________________________________________________
管脚 描述
名字 函数
1 HBEN
高 字节 使能. 使用 至 multiplex 这 10-位 转换 结果.
1: 2 msbs 是 多路复用 在 这 数据 总线.
0: 8 lsbs 是 有 在 这 数据 总线.
管脚
2 D7 三-状态 数字的 i/o 线条 (d7)
3 D6 三-状态 数字的 i/o 线条 (d6)
4 D5 三-状态 数字的 i/o 线条 (d5)
5 D4 三-状态 数字的 i/o 线条 (d4)
6 D3 三-状态 数字的 i/o 线条 (d3)
7 D2 三-状态 数字的 i/o 线条 (d2)
8 d1/d9 三-状态 数字的 i/o 线条 (d1, hben = 0; d9, hben = 1)
9 d0/d8 三-状态 数字的 i/o 线条 (d0, hben = 0; d8, hben = 1)
10
INT INT
变得 低 当 这 转换 是 完全 和 这 输出 数据 是 准备好.
11
RD
起作用的-低 读 选择. 如果
CS
是 低, 一个 下落 边缘 在
RD
将 使能 这 读 运作 在
这 数据 总线.
12
WR
起作用的-低 写 选择. 当
CS
是 低 在 内部的 acquisition 模式, 一个 rising 边缘 在
WR
latches 在 配置 数据 和 开始 一个 acquisition 加 一个 转换 循环. 当
CS
是
低 在 外部 acquisition 模式, 这 第一 rising 边缘 在
WR
ends acquisition 和 开始 一个
转换.
13 CLK
时钟 输入. 在 外部 时钟 模式, 驱动 clk 和 一个 ttl/cmos-兼容 时钟.
在 内部的 时钟 模式, 连接 这个 管脚 至 也 v
DD
或者 地.
14
CS
起作用的-低 碎片 选择. 当
CS
是 高, 数字的 输出 (
INT
, d7–d0) 是 高 阻抗.
15 CH7 相似物 输入 频道 7
16 CH6 相似物 输入 频道 6
17 CH5 相似物 输入 频道 5
18 CH4 相似物 输入 频道 4
19 CH3 相似物 输入 频道 3
20 CH2 相似物 输入 频道 2
21 CH1 相似物 输入 频道 1
22 CH0 相似物 输入 频道 0
23 COM
地面 涉及 为 相似物 输入. sets 零-代号 电压 在 单独的-结束 模式 和
必须 是 稳固的 至 ±0.5lsb 在 转换.
24 地 相似物 和 数字的 地面
25 REFADJ
bandgap 涉及 输出/bandgap 涉及 缓存区 输入. 绕过 至 地 和 一个 0.01µf
电容. 当 使用 一个 外部 涉及, 连接 refadj 至 v
DD
至 使不能运转 这 内部的
bandgap 涉及.
26 REF
bandgap 涉及 缓存区 输出/外部 涉及 输入. 增加 一个 4.7µf 电容 至 地
当 使用 这 内部的 涉及.
27 V
DD
相似物 +5v 电源 供应. 绕过 和 一个 0.1µf 电容 至 地.
28 V
逻辑
数字的 电源 供应. v
逻辑
powers 这 数字的 输出 的 这 数据 转换器 和 能 范围
从 +2.7v 至 v
DD
+ 300mv.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
—
—
—
—
15
16
17
18
19
20
21
22
23
24
MAX1090 MAX1092
: 点此下载
