MC100EP14
http://onsemi.com
2
图示 1. tssop−20
(顶 视图)
和 逻辑 图解
警告: 所有 v
CC
和 v
EE
管脚 必须 是 externally 连接
至 电源 供应 至 保证 恰当的 运作.
Q2Q1
Q3Q1
1718 16 15 14 13 12
43 56789
11
10
CLK1 CLK0 CLK0
Q0
1920
21
EN
Q2Q0 Q3 Q4Q4
CLK1
10
D
Q
V
CC
V
CC
V
BB
V
EE
clk_sel
表格 1. 管脚 描述
管脚 函数
clk0*, clk0** ecl/pecl/hstl clk 输入
clk1*, clk1** ecl/pecl/hstl clk 输入
q0:4, q0:4 ecl/pecl 输出
clk_sel* ecl/pecl 起作用的 时钟 选择 输入
EN* ecl 同步 使能
V
BB
涉及 电压 输出
V
CC
积极的 供应
V
EE
负的 供应
*pins 将 default 低 当 left 打开.
***pins 将 default 至 v
CC
/2 当 left 打开.
表格 2. 函数 表格
CLK0 CLK1 clk_sel EN Q
L
H
X
X
X
X
X
L
H
X
L
L
H
H
X
L
L
L
L
H
L
H
L
H
L*
在 next 负的 转变 的 clk0 或者 clk1