mc54/74hc244a
MOTOROLA high–speed cmos 逻辑 数据
dl129 — rev 6
4
测试 电路
* 包含 所有 探查 和 jig 电容
C
L
*
测试 要点
设备
下面
测试
输出
图示 3. 测试 电路
* 包含 所有 探查 和 jig 电容
C
L
*
测试 要点
设备
下面
测试
输出
图示 4. 测试 电路
连接 至 v
CC
当
测试 t
PLZ
和 t
PZL
.
连接 至 地 当
测试 t
PHZ
和 t
PZH
.
1 k
Ω
管脚 描述
输入
a1, a2, a3, a4, b1, b2, b3, b4
(管脚 2, 4, 6, 8, 11, 13, 15, 17)
数据输入 管脚. 数据 在 这些 管脚 呈现 在 noninverted
表格在 这 相应的 y 输出, 当这 输出 是
使能.
控制
使能 一个, 使能 b (管脚 1, 19)
输出使能 (active–low). 当 一个 低 水平的 是 应用
至 这些 管脚, 这 输出 是 使能 和 这 设备 func-
tion作 同相 buffers. 当 一个 高 水平的 是 应用, 这
输出 假设 这 高 阻抗 状态.
输出
ya1, ya2, ya3, ya4, yb1, yb2, yb3, yb4
(管脚 18, 16, 14, 12, 9, 7, 5, 3)
设备输出. 取决于 在之上 这 状态 的 这 output–
使能 管脚, 这些 输出 是 也 同相 输出 或者
high–impedance 输出.
逻辑 detail
数据
输入
一个 或者 b
使能 一个 或者
使能 b
至 三 其它
一个 或者 b 反相器
一个 的 8
反相器
YA
或者
YB
V
CC