首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:476040
 
资料名称:MC88915TFN160
 
文件大小: 216.65K
   
说明
 
介绍:
LOW SKEW CMOS PLL CLOCK DRIVER
 
 


: 点此下载
  浏览型号MC88915TFN160的Datasheet PDF文件第1页
1
浏览型号MC88915TFN160的Datasheet PDF文件第2页
2
浏览型号MC88915TFN160的Datasheet PDF文件第3页
3
浏览型号MC88915TFN160的Datasheet PDF文件第4页
4

5
浏览型号MC88915TFN160的Datasheet PDF文件第6页
6
浏览型号MC88915TFN160的Datasheet PDF文件第7页
7
浏览型号MC88915TFN160的Datasheet PDF文件第8页
8
浏览型号MC88915TFN160的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
mc88915tfn55/70/100/133/160
定时 解决方案
br1333 — rev 6
5 MOTOROLA
mc88915tfn55 和 mc88915tfn70
(持续)
交流 特性
(t
一个
=–40
°
c 至 +85
°
c, v
CC
= 5.0v
±
5%, 加载 = 50
terminated 至 v
CC
/2)
标识
参数 最小值 最大值 单位 情况
t
上升/下降
输出
上升/下降 时间, 所有 输出
(在 0.2v
CC
和 0.8v
CC
)
1.0 2.5 ns 在 一个 50
加载
terminated 至 v
CC
/2
t
上升/下降
1
2x_q 输出
上升/下降 时间 在 一个 20pf 加载, 和
末端 指定 在 便条
2
0.5 1.6 ns t
上升
: 0.8v – 2.0v
t
下降
: 2.0v – 0.8v
t
脉冲波
宽度
1
(q0–q4, q5
, q/2)
输出 脉冲波 宽度: q0, q1, q2, q3,
q4, q5
, q/2 @ v
CC
/2
0.5t
循环
– 0.5
2
0.5t
循环
+ 0.5
2
ns 在 一个 50
加载
terminated 至 v
CC
/2
t
脉冲波
宽度
1
(2x_q 输出)
输出 脉冲波 宽度: 66MHz
2x_q @ 1.5v 50MHz
40MHz
0.5t
循环
– 0.5
2
0.5t
循环
– 1.0
0.5t
循环
– 1.5
0.5t
循环
+ 0.5
2
0.5t
循环
+ 1.0
0.5t
循环
+ 1.5
ns 必须 使用 末端
指定 在 便条
2
t
脉冲波
宽度
1
(2x_q 输出)
输出 脉冲波 宽度: 50–65MHz
2x_q @ v
CC
/2 40–49MHz
66–70MHz
0.5t
循环
– 1.0
2
0.5t
循环
– 1.5
0.5t
循环
– 0.5
0.5t
循环
+ 1.0
2
0.5t
循环
+ 1.5
0.5t
循环
+ 0.5
ns 在 一个 50
加载
terminated 至 v
CC
/2
t
PD
1,3
同步 反馈
同步 输入 至 反馈 延迟
(量过的 SYNC0 或者 1
(和 1m
从 rc1 至 一个 v
CC
)
ns 看 便条
4
图示 2 详细地同步 反馈 (量过的 在 sync0 或者 1 和
反馈 输入 管脚)
–1.05 –0.40
图示 2 为 详细地
Explanation
Cpu s)
(和 1m
从 rc1 至 一个 地)
pa 一个 o
+1.25 +3.25
t
SKEWr
1,4
(rising) 看 便条
5
output–to–output skew 在 输出-
puts q0–q4, q/2 (rising edges 仅有的)
500 ps 所有 输出 在 一个
matched 50
加载
terminated 至 v
CC
/2
t
SKEWf
1,4
(下落)
output–to–output skew 在 输出-
puts q0–q4 (下落 edges 仅有的)
500 ps 所有 输出 在 一个
matched 50
加载
terminated 至 v
CC
/2
t
SKEWall
1,4
output–to–output skew 2x_q, q/2,
q0–q4 rising, q5下落
750 ps 所有 输出 在 一个
matched 50
加载
terminated 至 v
CC
/2
t
5
时间 必需的 至 acquire phase–lock
从 时间 同步 输入 信号 是
Received
1.0 10 ms 也 时间 至 锁
指示信号 高
t
PZL
6
输出 使能 时间 oe/rst至 2x_q,
q0–q4, q5
, 和 q/2
3.0 14 ns 量过的 和 这
pll_en 管脚 低
t
PHZ
,t
PLZ
6
输出 使不能运转 时间 oe/rst至 2x_q,
q0–q4, q5
, 和 q/2
3.0 14 ns 量过的 和 这
pll_en 管脚 低
1. 这些 规格 是 不 测试, 它们 是 有保证的 用 statistcal 描绘. 看 交流 规格 便条 1.
2. T
循环
在 这个 规格 是 1/频率 在 这个 这 particular 输出 是 运动.
3. 这 t
PD
规格’s 最小值/最大值 值 将 变换 closer 至 零 如果 一个 大 pullup 电阻 是 使用.
4. 下面 equally 承载 情况 和 在 一个 fixed 温度 和 电压.
5. 和 v
CC
全部地 powered–on, 和 一个 输出 合适的 连接 至 这 反馈 管脚. t
最大 是 和 c1 = 0.1
µ
f,t
最小 是
和 c1 = 0.01
µ
f.
6. 这 t
PZL
, t
PHZ
, t
PLZ
最小 和 最大 规格 是 估计, 这 最终 有保证的 值 将 是 有 当 ‘mc’ 状态 是
reached.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com