MOTOROLA
mcf5206 产品 信息
3
OVERVIEW
图示 1 是 一个块 图解 的 这 mcf5206 处理器. 这 paragraphs 那 follow提供 一个 overview 的 这
整体的 处理器.
图示 1. mcf5206 块 图解
coldfire 处理器 核心
这 coldfire 处理器 核心 组成 的 二 独立, decoupled pipeline 结构 至 maximize
效能 当 降低 核心 大小.这 操作指南 fetch pipeline (ifp) 是 一个 二-平台 pipeline 为
prefetching 说明. 这 prefetched 操作指南 stream 是 然后 gated 在 这 二-平台 operand 执行
pipeline (oep), 这个 decodes 这 操作指南, fetches 这 必需的 operands 和 然后 executes 这 必需的
函数. 因为 这 ifp 和 oep pipelines 是 decoupled 用 一个 操作指南 缓存区 那 serves 作 一个 先进先出
queue, 这 ifp 能 prefetch 说明 在 进步 的 它们的 真实的 使用 用 这 oep, 因此 降低 时间
stalled waiting 为 说明. 这 oep 是 执行 在 一个 二-平台 pipeline featuring 一个 传统的 risc
datapath 和 一个 双-读-ported 寄存器 文件 feeding 一个 arithmetic/逻辑 单位.
操作指南 cache
这 操作指南 cache 改进 系统 效能 用 供应 cached 说明 至 这 执行 单位 在
一个 单独的 时钟. 这 mcf5206处理器 使用 一个 512-字节, 直接-mapped 操作指南 cache 至 达到 17 mips
在 33 mhz.这 cache 是 accessed 用 物理的 地址, 在哪里 各自 16-字节 线条 组成 的 一个 地址 tag
和 一个 有效的 位.
这 操作指南 cache 也 包含 一个 bursting 接口 为 32-, 16-, 和 8-位 端口 sizes 至 quickly fillcache
线条.
DRAM
碎片
中断
控制
外部
DRAM
控制
碎片
选择
中断
支持
串行
接口
时钟
输入
并行的
计时器
支持
BDM
接口
总线 接口
控制
选择
并行的
端口
DUART
计时器
m-总线
单元
512 字节 icache
COLDFIRE
512 字节 sram
核心
JTAG
系统 总线
控制
JTAG
接口
接口
m-总线
接口
时钟
外部
总线
F
r
e
e
s
c
一个
l
e
S
e
m
i
c
o
n
d
u
c
t
o
r
,
I
freescale 半导体, 公司
为 更多 信息 在 这个 产品,
go 至: www.freescale.com
n
c
.
.
.
: 点此下载
