3-146
dt/R 27 O 数据 transmit/receive: 是 需要 在 一个 最小 系统 那 desires 至 使用 一个 数据 总线
transceiver. 它 是 使用 至 控制 这 方向 的 数据 flow 通过 这 transceiver. logically,
dt/r 是 相等的 至 s1 在 最大 模式, 和 它的 定时 是 这 一样 作 为 m/io (t = 高,
r = 低). dt/r 是 使保持 至 一个 高 阻抗 逻辑 一个 在 local 总线 “hold acknowledge”.
DEN 26 O 数据 使能: 提供 作 一个 输出 使能 为 一个 总线 transceiver 在 一个 最小 系统 这个
使用 这 transceiver. den 是 起作用的 低 在 各自 记忆 和 i/o 进入 和 为 inta cy-
cles. 为 一个 读 或者 inta 循环 它 是 起作用的 从 这 middle 的 t2 直到 这 middle 的 t4, 当 为 一个
写 循环 它 是 起作用的 从 这 beginning 的 t2 直到 这 middle 的 t4. den 是 使保持 至 一个 高 im-
pedance 逻辑 一个 在 local 总线 “hold acknowledge”.
支撑
HLDA
31, 30 I
O
支撑: indicates 那 另一 主控 是 requesting 一个 local 总线 “hold”. 至 是 一个 acknowledged,
支撑 必须 是 起作用的 高. 这 处理器 接到 这 “hold” 将 公布 一个 “hold acknowledge”
(hlda) 在 这 middle 的 一个 t4 或者 德州仪器 时钟 循环. 同时发生地 和 这 issuance 的 hlda, 这
处理器 将 float 这 local 总线 和 控制 线条. 之后 支撑 是 发现 作 正在 低, 这
处理器 将 更小的 hlda, 和 当 这 处理器 needs 至 run 另一 循环, 它 将 又一次 驱动
这 local 总线 和 控制 线条.
支撑 是 不 一个 异步的 输入. 外部 同步 应当 是 提供 如果 这 系统
不能 否则 保证 这 建制 时间.
最大 模式 系统
这 下列的 管脚 函数 描述 是 为 这 80c86 系统 在 最大 模式 (i.e., mn/mx - 地). 仅有的 这 管脚 功能 这个 是
唯一的 至 最大 模式 是 描述 在下.
标识
管脚
号码 类型 描述
S0
S1
S2
26
27
28
O
O
O
状态: 是 起作用的 在 t4, t1 和 t2 和 是 returned 至 这 被动的 状态 (1, 1, 1) 在 t3
或者 在 tw 当 准备好 是 高. 这个 状态 是 使用 用 这 82c88 总线 控制 至 发生
所有 记忆 和 i/o 进入 控制 信号. 任何 改变 用 s2, s1 或者 s0 在 t4 是 使用 至
表明 这 beginning 的 一个 总线 循环, 和 这 返回 至 这 被动的 状态 在 t3 或者 tw 是 使用 至
表明 这 终止 的 一个 总线 循环.
这些 信号 是 使保持 在 一个 高 阻抗 逻辑 一个 状态 在 “grant sequence”.
最小 模式 系统
(持续)
这 下列的 管脚 函数 描述 是 为 这 80c86 在 最小 模式 (i.e., mn/mx = v
CC
). 仅有的 这 管脚 功能 这个 是 唯一的 至
最小 模式 是 描述; 所有 其它 管脚 功能 是 作 描述 在下.
标识
管脚
号码 类型 描述
S2 S1 S0 特性
0 0 0 中断 acknowledge
0 0 1 读 i/o 端口
0 1 0 写 i/o 端口
0 1 1 Halt
1 0 0 代号 进入
1 0 1 读 记忆
1 1 0 写 记忆
1 1 1 被动的
80C86
: 点此下载
