■
mg113p/114p/115p/73p/74p/75p
■
––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––––
2 oki 半导体
特性
• 0.25µm 描绘 3-, 4-, 和 5-layer metal cmos
• 优化 2.5-v 核心
• 优化 3-v i/o
• sog 和 csa architecture 有效性
• 77-ps 典型 门 传播 延迟 (为 一个 4x-
驱动 反相器 门 和 一个 输出 的 2 和 0 mm
的 线, 运行 在 2.5 v)
• 在 5.4m raw 门 和 868 i/o 焊盘 使用
60µ staggered i/o
• 用户-configurable i/o 和 v
SS
, v
DD
, ttl,
3-状态, 和 1- 至 24-毫安 选项
• 回转-比率-控制 输出 为 低-radiated
噪音
• h-时钟 tree cells 这个 减少 这 最大
skew 为 时钟 信号
• 低 0.2µw/mhz/门 电源 消耗
• 用户-configurable 单独的- 和 双-端口
memories
• specialized ip cores 和 macrocells 包含
32-位 arm7tdmi cpu, 阶段-锁 循环
(pll), 和 附带的 组件 interconnect
(pci) cells
• floorplanning 为 front-终止 simulation, 后面的-
终止 布局 控制, 和 link 至 综合
• joint 测试 action 组 (jtag) boundary scan
和 scan path 自动 测试 模式
一代 (atpg)
• 支持 为 popular cae 系统 包含
cadence, ikos, mentor graphics, 模型
技术, 公司 (mti), synopsys, 和
Viewlogic