3-136
80c286/883
注释:
1. pclk indicates 这个 处理器 循环 阶段 将 出现 在 这
next clk. pclk 将 不 表明 这 准确无误的 阶段 直到 这 first
循环 是 执行.
2. 这些 输入 是 异步的. 这 建制 和 支撑 时间 显示
使确信 recognition 为 测试 目的.
图示 3. 80c286/883 异步的 输入 信号
定时
便条:
1. 当 重置 满足 这 建制 时间 显示, 这 next clk 将
开始 或者 repeat
φ
1 的 一个 处理器 循环.
图示 4. 80c286/883 重置 输入 定时 和 subse-
quent 处理器 循环 阶段
注释:
1. 这些 信号 将 不 是 驱动 用 这 80c286/883 在 这 时间 显示. 这 worst 情况 在 条款 的 最新的 float 时间 是 显示.
2. 这 数据 总线 将 是 驱动 作 显示 如果 这 last 循环 在之前 t
I
在 这 图解 是 一个 写 t
C
.
3. 这 80c286/883 puts 它的 状态 管脚 在 一个 高 阻抗 逻辑 一个 状态 在 t
H
.
4. 为 支撑 要求 设置 向上 至 hlda, 谈及 至 图示 8.
5. bhe 和 锁 是 驱动 在 这个 时间 但是 将 不 变为 有效的 直到 t
S
.
6. 这 数据 总线 将 仍然是 在 一个 高 阻抗 状态 如果 一个 读 循环 是 执行.
图示 5. exiting 和 进去 支撑
波形
(持续)
φ
2
总线 循环 类型
V
CH
V
CL
CLK
φ
1
PCLK
(看 便条 1)
T
X
intr, nmi
支撑, pereq
(看 便条 2)
错误, BUSY
(看 便条 2)
19 19
4
5
5
4
φ
2
7
重置
φ
1
φ
1
φ
2
6
V
CH
V
CL
CLK
(看 便条 1)
T
X
V
CH
CLK
V
CL
重置
T
X
φ
2
φ
2
φ
1
7
6
(看 便条 1)
16
φ
2
φ
1
φ
2
φ
1
φ
2
φ
1
φ
2
φ
1
T
H
T
I
T
H
T
H
或者 T
I
总线 循环 类型
V
CH
CLK
HILDA
V
CL
16
(看 便条 4)
12A
(便条 3)
15
(看 便条 3)
12B
15
如果 t
S
s1 • S0
PEACK
bhe, 锁
一个
23
- 一个
0
,
m/
io,
cod/
INTA
(看 便条 5)
13
(看 便条 1)
15
有效的
14
(看 便条 6)
(看 便条 2)
15
有效的 如果 写
D
15
- d
0
PCLK
80c286/88380c284
如果 npx 转移
: 点此下载
