mk1491-06
cs5530 geode ™时钟 源
mds 1491-06 f 4 修订 101700 打印 11/15/00
整体的 电路 系统, 公司 • 525 race 街道 • san jose • ca • 95126 • (408)295-9800tel • www.icst.com
关键: 1 = 连接 至 vdd, 0 = 连接 至 地面, x = 任何 有效的 逻辑 水平的, 结合体 input/outputs 应当 是 连接 至 vdd 或者
地面 通过 一个 10 k
Ω
电阻 作 显示 在下.
电源 向下 控制 表格
PCISTP# PWRDWN# SLOW#
模式
PCI PCIF 24/14.3 14.3 描述
X 0 X
电源 向下
低 低 低 低 所有 输出 低. plls 和 振荡器 止.
0 1 X
pci 停止
低 在 在 在 pci clocks synchronously enter 和 leave 低 状态.
1 1 X
在
在 在 在 在 所有 clocks 在.
电源-在 default 情况
输入 pin# 函数 Default 情况
5 TS M 所有 输出 使能.
8 sel 音频的 M 音频的 时钟 (管脚 28) 设置 至 24.576 mhz
10 SLOW# 1 pci clocks 设置 至 33.3 mhz. 谈及 至 电源 向下 控制 表格 在之上.
12 FS 1 pci 频率 = 33.3 mhz.
13 SEL24 1 24m/14.3m (管脚 19) 设置 至 24 mhz.
15 PWRDWN# 1 所有 clocks 运动.
16 PCISTP# 1 pci clocks 运动.
21 LE# 1 低 emi 函数 止
22 EPCI# 1 管脚 22 设置 至 正常的 pci 信号 (不 early).
28 PEN M pci (管脚 25) 设置 至 pci 时钟 (33.33 mhz). pci (pin 24) 设置 至 pcif 时钟 (33.33 mhz).
外部 组件
这 mk1491-06 需要 一些 inexpensive 外部 组件 为 恰当的 运作. 解耦 电容 的 0.1µf 应当 是
连接 在 各自 vdd 管脚 至 地面, 作 关闭 至 这 mk1491-06 作 可能. 一个 序列 末端 电阻 的 33
Ω
将 是 使用 为
各自 时钟 输出. 看 这 discussion 在下 为 其它 外部 电阻器 必需的 为 恰当的 i/o 运作. 这 14.3 mhz 振荡器
有 内部的 caps 那 提供 这 恰当的 加载 为 一个 并行的 resonant 结晶 和 c
L
=18 pf. 为 tuning 和 其它 值 的 c
L
, 这
formula 2*(c
L
-18) 给 这 值 的 各自 电容 那 应当 是 连接 在 x1 和 地面 和 x2 和 地面.
i/o 结构
这 mk1491-06 提供 更多 符合实际 在 一个 28 管脚 包装 用 使用
一个 唯一的 i/o 技巧. 这 设备 checks 这 状态 的 所有 i/o 管脚
在 电源-向上 和 在 exit 从 这 电源 向下 状态. 这个 状态
(牵引的 高, 低, 或者 mid-水平的) 然后 确定 这 频率 selections
和 电源 向下 模式 (看 这 tables 在 页 2 和 4). 在里面 10ms
之后 电源 向上, 这 输入 改变 至 输出 和 这 clocks 开始 向上. 在 这
图解 至 这 正确的, 这 33
Ω
电阻器 是 这 正常的 输出
末端 电阻器. 这 10k
Ω
电阻 pulls 低 至 发生 一个 逻辑
零. 弱 内部的 拉-向上 电阻器 是 呈现 在 sel24, epci#, fs,
le#, pcistp#, 和 slow#. 这些 管脚 应当 是 连接 直接地 至
vdd 或者 地 如果 不 下面 起作用的 控制. 内部的 电阻器 在 pen, sel
音频的, 和 ts 拉 至 一个 mid-水平的 (m).
至 load*
i/o
为 选择
= 0 (低)
10k
Ω
don’t stuff 为
“1” 选择
33
Ω
*note: 做 不 使用 一个 ttl 加载. 这个 将
克服 这 10 k
Ω
pulldown 和 强迫 这
输入 至 一个 逻辑 1.
: 点此下载
