MK3230
可携带的 系统 时钟 synthesizer
mds 3230 f
2 修订 022798 打印 11/16/00
整体的 电路 系统, inc.•525race street•san jose•ca•95126•(408)295-9800tel•www.icst.com
I CR O
C
LOC K
管脚 分派
号码 名字 类型 描述
1 CPUS2 I 选择 2 为 cpuclk 发生率. 看 表格 在之上.
2 X2 O 结晶 连接. 连接 至 32.768 khz 结晶.
3 X1 I 结晶 连接. 连接 至 32.768 khz 结晶.
4 VDD32 P 独立的 电源 供应 连接 为 32.768khz 时钟. 将 运作 至 2.0v.
5 VDD P 连接 至 +3.3v 或者 +5v. 必须 是 这 一样 电压 作 管脚 13.
6 地 P 连接 至 地面.
7 24M O 24 mhz floppy (或者 超级的 i/o) 时钟 输出.
8 32K O 32.768 khz 正方形的 波 时钟 输出.
9 KBOUT O 键盘 时钟 输出. 也 12mhz (-01) 或者 16mhz (-02)
10 PD24+KBD I 电源 向下 24m+keyboard. shuts 止 两个都 时钟 输出 (管脚 7,9) 当 低.
11 14.3m O 14.318 mhz 系统 时钟 输出. 做 不 驱动 一个 crt pll 设备 和 这个 输出.
12 地 P 连接 至 地面.
13 VDD P 连接 至 +3.3v 或者 +5v. 必须 是 这 一样 电压 作 管脚 5.
14 CPUCLK O cpuclk 输出. 看 表格 在之上.
15 CPUS0 I 选择 0 为 cpuclk 发生率. 看 表格 在之上.
16 CPUS1 I 选择 1 为 cpuclk 发生率. 看 表格 在之上.
管脚 描述
CPUS2 CPUS1 CPUS0 cpuclk (mhz)
0 0 0 off+14m 止
0 0 1 80.00
0 1 0 25.00
0 1 1 66.66
1 0 0 20.00
1 0 1 50.00
1 1 0 33.33
1 1 1 4.00
cpu 时钟 解码
类型: i = 输入, o = 输出, p = 电源 供应 连接
电源 向下 状态:
输出 clocks 将 停止 在 一个 低 状态 当 powered 向下
1
8 9
16
2
3
4
5
6
7 10
11
12
13
14
15
CPUS1
PD24+KBD
KBOUT
CPUCLK
14.3m
CPUS0
VDD
地
CPUS2
32K
X2
地
24M
VDD32
VDD
X1
外部 组件
这 mk3230 需要 一个 最小 号码 的 外部 组件 为 恰当的 运作. 解耦
电容 的 0.1µf 应当 是 连接 在 vdd 和 地, 和 vdd32 和 地, 作 关闭 至 这
mk3230 作 可能. 一个 10k
Ω
序列 电阻 应当 是 使用 至 过滤 这 vdd32 管脚. 一个 序列 末端
电阻 的 33
Ω
将 是 使用 为 各自 时钟 输出. 这 设备 做 不 需要 (也不 做 我们 推荐)
电容 连接 至 这 结晶 管脚. 这 32.768 khz 结晶 必须 是 连接 作 关闭 至 这 碎片 作
可能. 看 应用 brief mab02 为 一个 discussion 在 tuning 为 使用 在 一个 real 时间 时钟 (rtc).
频率 transitions (除了 going 至/从
止) 将 出现 smoothly, 和 是 兼容
和 所有 486 processors.
: 点此下载
