ML2036
7
函数的 描述
这 ml2035 是 composed 的 一个 可编程序的 频率
发生器, 一个 sine 波 发生器, 一个 结晶 振荡器, 和 一个
串行 数字的 接口. 这 ml2036 频率 和 sine
波 发生器 函数的 块 图解 是 显示 在
图示 4.
可编程序的 频率 发生器
这 可编程序的 频率 发生器 生产 一个 数字的
输出 谁的 频率 是 决定 用 一个 16-位 数字的
文字.
这 频率 发生器 是 composed 的 一个 阶段
accumulator 这个 是 clocked 在 f
clk 在
/4. 这值
贮存 在 这 数据 获得 是 增加 至 这 阶段 accumulator
每 4 循环 的 clk 在. 这 频率 的 这 相似物
输出 是 equal 至 这 比率 在 这个 这 accumulator
overflows 和 是 给 用 这 等式:
f
fDD
输出
CLKIN
DEC
=
×−
15 0
2
23
(1)
这 频率 决议 和 这 最小 频率 是
这 一样 和 是 给 用 这 下列的 等式:
∆
f
f
最小值
CLKIN
=
2
23
(2)
当 f
clk 在
= 12.352mhz,
f
最小值
= 1.5hz (±0.75hz).
更小的 发生率 是 得到 用 使用 一个 更小的 输入
时钟 频率.
预定的 至 这 阶段 quantization nature 的 这 频率
发生器, spurious tones 能 是 呈现 在 这 输出
范围 的 –55db 相关的 至 基本的. 这 活力 从
这些 tones 是 包含 在 这 信号 至 噪音 + 扭曲量
规格. 这 频率 的 这些 tones 能 是 非常
关闭 至 这 基本的. 因此, 它 是 不 实际的 至
过滤 它们 输出.
sine 波发生器
这 sine 波 发生器 是 composed 的 一个 sine 看-向上
表格, 一个 dac, 和 一个 输出 smoothing 过滤. 这 sine
看-向上 表格 是 addressed 用 这 阶段 accumulator. 这
dac 是 驱动 用 这 输出 的 这 看-向上 表格 和
发生 一个 staircase 描述 的 一个 sine 波.
这 输出 过滤 smoothes 这 相似物 输出 用 removing
这 高 频率 抽样 组件. 这 resultant
电压 在 v
输出
是 一个 sinusoid 和 这 第二 和 第三
调和的 扭曲量 组件 在 least 45db 在下 这
基本的.
这 ml2036 有 一个 v
REF
输入 那 能 是 系 至 v
CC
或者
发生 从 一个 外部 电压. 和 这 增益 输入
equal 至 一个 逻辑 "1", 这 sine 波 顶峰-至-顶峰 电压 是
equal 至 ±v
REF
; 和 这 增益 equal 至 一个 逻辑 "0", 这
顶峰 电压 是 ±v
REF
/2. 不管怎样, 这 整体的 输出
电压 摆动 是 限制 至 非 closer 比 1.5v 至 也
栏杆. 这个 意思 那 至 避免 修剪, v
REF
能 仅有的 是
系 至 v
CC
当 增益 是 一个 逻辑 "0". 这 sinewave 输出
是 关联 至 agnd.
这 相似物 部分 是 设计 至 运作 在 一个 范围
从 直流 至 50khz. 预定的 至 回转 比率 限制, 这 顶峰-
至-顶峰 输出 电压 必须 是 限制 至 v
输出(p-p)
(125kv x hz)/f
输出
. 为 例子, 一个 输出 在 50khz 必须
是 限制 至 2.5v
p-p
. v
输出
能 驱动 一个 1k
, 100pf 加载
和 摆动 至 在里面 1.5v 的 v
CC
和 v
SS
, 提供 这
回转 比率 限制 提到 在之上 是 不 超过.
这 输出 补偿 电压, v
OS
, 是 一个 函数 的 这 顶峰-至-
顶峰 输出 电压 和 是 指定 作:
V
V
OS 最大值
输出 P P
=±
+
−
25
100
.
(3)
为 例子, 如果 v
输出(p-p)
= 2.5v:
VmV
OS 最大值
=±
+
=±
25 25
100
50
..
结晶 振荡器
这 结晶 振荡器 发生 一个 精确 涉及
时钟 为 这 可编程序的 频率 发生器. 这
内部的 时钟 能 是 发生 和 一个 结晶 或者 外部
时钟.
如果 一个 结晶 是 使用, 它 必须 是 放置 在 clk 在 和
dgnd 的 这 ml2036. 一个 在-碎片 结晶 振荡器 将
然后 发生 这 内部的 时钟. 非 其它 外部
电容 或者 组件 是 必需的. 这 结晶 应当
是 一个 并行的-resonant 类型 和 一个 频率 在
3mhz 至 12.4mhz. 它 应当 是 放置 physically 作 关闭
作 可能 至 这 clk 在 和 dgnd.
一个 外部 时钟 能 驱动 clk 在 直接地 如果 desired. 这
频率 的 这个 时钟 能 是 anywhere 在 0 和
12mhz.
SCK
SID
LATI
1514131211109876543210
图示 5. 串行 接口 定时.
: 点此下载
