7/16
¡ 半导体
MSM518222
电源-向上 和 initialization
在 电源-向上, 这 设备 是 设计 至 begin 恰当的 运作 之后 在 least 100
m
s 之后 v
CC
有
stabilized 至 一个 值 在里面 这 范围 的 推荐 运行 情况. 之后 这个 100
m
s
stabilization 间隔, 这 下列的 initialization sequence 必须 是 执行.
因为 这 读 和 写 地址 counters 是 不 有效的 之后 电源-向上, 一个 最小 的 80 dummy
写 行动 (swck 循环) 和 读 行动 (srck 循环) 必须 是 performed, followed 用
一个 rstw 运作 和 一个 rstr 运作, 至 合适的 initialize 这 写 和 这 读 地址
pointer. dummy 写 循环/rstw 和 dummy 读 循环/rstr 将 出现 同时发生地.
如果 这些 dummy 读 和 写 行动 开始 当 v
CC
和/或者 这 基质 电压 有 不
stabilized, 它 是 需要 至 执行 一个 rstr 运作 加 一个 最小 的 80 srck 循环 加
另一 rstr 运作, 和 一个 rstw 运作 加 一个 最小 的 80 srck 循环 加 另一
rstw 运作 至 合适的 initialize 读 和 写 地址 pointers.
old/新 数据 进入
那里 必须 是 一个 最小 延迟 的 600 swck 循环 在 writing 在 记忆 和 读 输出
从 记忆. 如果 读 从 这 第一 地方 开始 和 一个 rstr 运作, 在之前 这 开始 的 writing
这 第二 地方 (在之前 这 next rstw 运作), 然后 这 数据 just 写 将 是 读 输出.
这 开始 的 读 输出 这 第一 地方 的 数据 将 是 delayed past 这 beginning 的 writing 在 这
第二 地方 的 数据 为 作 许多 作 70 swck 循环. 如果 这 rstr 运作 为 这 第一 地方 读-输出
occurs 较少 比 70 swck 循环 之后 这 rstw 运作 为 这 第二 地方 写-在, 然后 这
内部的 buffering 的 这 设备 assures 那 这 第一 地方 将 安静的 是 读 输出. 这 第一 地方 的 数据
那 是 读 输出 当 这 第二 地方 的 数据 是 写 是 called "old 数据".
在 顺序 至 读 输出"新 数据", i.e., 这 第二 地方 写 在, 这 延迟 在 一个 rstw 运作
和 一个 rstr 运作 必须 是 在 least 600 srck 循环. 如果 这 延迟 在 rstw 和 rstr
行动 是 更多 比 71 但是 较少 比 600 循环, 然后 这 数据 读 输出 将 是 undetermined. 它
将 是 "old 数据" 或者 "新" 数据, 或者 一个 结合体 的 old 和 新 data. 此类 一个 定时 应当 是
避免.
cascade 运作
这 msm518222 是 设计 至 准许 容易 cascading 的 多样的 记忆 设备. 这个 提供
高等级的 存储 depth, 或者 一个 变长 延迟 比 能 是 达到 和 仅有的 一个 记忆 设备.
: 点此下载
