9
4mb smart 5 激励 块 flash 记忆 micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
f44_b.p65 – rev. 7/02 ©2002, micron 技术, 公司
4Mb
smart 5 激励 块 flash 记忆
之后 电源-向上 或者 重置, 这 设备 将 自动地-
cally 是 在 这 排列 读 模式. 所有 commands 和 它们的
行动 是 covered 在 这 command 设置 和 com-
mand 执行 sections.
状态 寄存器
performing 一个 读 的 这 状态 寄存器 需要 这
一样 输入 sequencing 作 一个 读 的 这 排列 除了
那 这 地址 输入 是 “don’t 小心.” 这 状态
寄存器 内容 是 总是 输出 在 dq0-dq7, re-
gardless 的 这 情况 的 byte# 在 这 mt28f400b5.
dq8-dq15 是 低 当 byte# 是 高, 和 dq8-
dq14 是 高-z 当 byte# 是 低. 数据 从 这
状态 寄存器 是 latched 在 这 下落 边缘 的 oe# 或者
ce#, whichever occurs last. 如果 这 内容 的 这 状态
寄存器 改变 在 一个 读 的 这 状态 寄存器,
也 oe# 或者 ce# 将 是 toggled 当 这 其它 是
使保持 低 至 更新 这 输出.
下列的 一个 写 或者 擦掉, 这 设备 自动地-
cally enters 这 状态 寄存器 读 模式. 在 增加,
一个 读 在 一个 写 或者 擦掉 将 生产 这
状态 寄存器 内容 在 dq0-dq7. 当 这 设备
是 在 这 擦掉 suspend 模式, 一个 读 运作 将
生产 这 状态 寄存器 内容 直到 另一 com-
mand 是 issued, 当 在 确实 其它 模式, 读
状态 寄存器 将 是 给 至 返回 至 这 状态
寄存器 读 模式. 所有 commands 和 它们的 行动
是 covered 在 这 command 设置 和 command execu-
tion sections.
identification 寄存器
一个 读 的 这 二 8-位 设备 identification regis-
ters 需要 这 一样 输入 sequencing 作 一个 读 的
这 排列. we# 必须 是 高, 和 oe# 和 ce# 必须
是 低. 不管怎样, id 寄存器 数据 是 输出 仅有的 在
dq0-dq7, regardless 的 这 情况 的 byte# 在 这
mt28f400b5. a0 是 使用 至 decode 在 这 二
字节 的 这 设备 id 寄存器; 所有 其它 地址 输入
是 “don’t 小心.” 当 a0 是 低, 这 生产者
兼容性 id 是 输出, 和 当 a0 是 高, 这
设备 id 是 输出. dq8-dq15 是 高-z 当 byte#
是 低. 当 byte# 是 高, dq8-dq15 是 00h
当 这 生产者 兼容性 id 是 读 和
44h 当 这 设备 id 是 读.
至 得到 至 这 identification 寄存器 读 模式,
读 identification 将 是 issued 当 这 设备
是 在 确实 其它 模式. 在 增加, 这 identifica-
tion 寄存器 读 模式 能 是 reached 用 应用 一个
超级的-电压 (v
ID
) 至 这 a9 管脚. 使用 这个 方法,
这 id 寄存器 能 是 读 当 这 设备 是 在 任何
模式. once a9 是 returned 至 v
IL
或者 v
IH
, 这 设备 将
返回 至 这 previous 模式.
这 mt28f004b5 和 mt28f400b5 是 有 在
二 配置 和 顶 或者 bottom 激励 块. 这
顶 激励 块 版本 支持 processors 的 这 x86
多样性. 这 bottom 激励 块 版本 是 将 为
680x0 和 risc 产品. 图示 1 illustrates 这
记忆 地址 maps 有关联的 和 这些 二 ver-
sions.
参数 blocks
这 二 8kb 参数 blocks store 较少 敏感的
和 更多 frequently changing 系统 参数 和
也 将 store 配置 或者 diagnostic 编码.
这些 blocks 是 使能 为 erasure 当 这 v
PP
管脚
是 在 v
PPH
. 非 超级的-电压 unlock 或者 wp# 控制 是
必需的.
主要的 记忆 blocks
这 四 remaining blocks 是 一般-目的
记忆 blocks 和 做 不 需要 一个 超级的-电压 在
rp# 或者 wp# 控制 至 是 erased 或者 写. 这些
blocks 是 将 为 代号 存储, 只读存储器-resident
产品 或者 运行 系统 那 需要 在-
系统 更新 能力.
输出 (读) 行动
这 mt28f004b5 和 mt28f400b5 特性 三
不同的 类型 的 读. 取决于 在 这 电流
模式 的 这 设备, 一个 读 运作 将 生产 数据
从 这 记忆 排列, 状态 寄存器 或者 设备 iden-
tification 寄存器. 在 各自 的 这些 三 具体情况, 这 we#,
ce# 和 oe# 输入 是 控制 在 一个 类似的 manner.
移动的 在 模式 至 执行 一个 明确的 读 是
covered 在 这 command 执行 部分.
记忆 排列
至 读 这 记忆 排列, we# 必须 是 高, 和
oe# 和 ce# 必须 是 低. 有效的 数据 将 是 输出
在 这 dq 管脚 once 这些 情况 有 被 符合
和 一个 有效的 地址 是 给. 有效的 数据 将 仍然是 在
这 dq 管脚 直到 这 地址 改变, 或者 直到 oe# 或者
ce# 变得 高, whichever occurs 第一. 这 dq 管脚
将 continue 至 输出 新 数据 之后 各自 地址
转变 作 长 作 oe# 和 ce# 仍然是 低.
这 mt28f400b5 特性 可选择的 总线 widths.
当 这 记忆 排列 是 accessed 作 一个 256k x 16,
byte# 是 高, 和 数据 将 是 输出 在 dq0-dq15.
至 进入 这 记忆 排列 作 一个 512k x 8, byte# 必须
是 低, dq8-dq14 是 高-z, 和 所有 数据 是 输出
在 dq0-dq7. 这 dq15/(一个 - 1) 管脚 变为 这 最低
顺序 地址 输入 所以 那 524,288 locations 能 是
读.
: 点此下载
