MT8888C
数据 薄板
2
zarlink 半导体 公司
图示 2 - 管脚 连接
管脚 描述
管脚 #
名字 描述
20 24 28
11 1 IN+
非-反相的
运算-放大 输入.
22 2 在-
反相的
运算-放大 输入.
33 4 GS
增益 选择
. 给 进入 至 输出 的 front 终止 差别的 放大器 为
连接 的 反馈 电阻.
44 6 V
Ref
涉及 电压
输出 (v
DD
/2).
55 7 V
SS
地面 (0v ).
6 6 8 OSC1 dtmf 时钟/oscillat或者 输入. 连接 一个 4.7 M
Ω
电阻 至 vss 如果 结晶 振荡器 是
使用.
77 9OSC2
振荡器
输出. 一个 3.579545 mhz 结晶 连接 在 osc1 和 osc2
完成 这 内部的 振荡器 circuit. leave 打开 电路 当 osc1 是 驱动
externally.
8 10 12 声调 输出 从 内部的 dtmf 传输者.
91113 WR
写
微处理器 输入. ttl 兼容.
10 12 14 CS
碎片 选择
输入. 起作用的 低. 这个 信号 必须 是 qualified externally 用 地址
获得 使能 (ale) 信号, 看 图示 14.
11 13 15 RS0
寄存器 选择
输入. 谈及 至 表格 3 为 位interpretation. ttl 兼容.
12 14 17 RD
读
微处理器 输入. ttl 兼容.
13 15 18 IRQ
/cp
中断 要求/call progress
(打开 流) 输出. 在 中断 模式, 这个
输出 变得 低 当 一个 有效的 dtmf 声调burst 有 被 transmitted 或者 received.
在 call progress 模式, 这个 管脚 将 输出一个 rectangular 信号 representative 的 这
输入 信号 应用 在 the 输入 运算-放大. 这 输入 signal 必须 是 在里面 这
带宽 限制 的 这 call progress 过滤, 看 图示 8.
14-17 18-21 19-22 d0-d3
微处理器 数据 总线
. 高 阻抗 当 cs
= 1 或者 rd= 1.
ttl 兼容.
1
2
3
4
5
6
7
8
9
10
11
12
20
19
18
17
16
15
14
13
IN+
在-
GS
VRef
VSS
OSC1
OSC2
声调
WR
CS
VDD
st/gt
ESt
D3
D2
D1
D0
IRQ
/cp
RD
RS0
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
24
23
22
21
20
19
18
17
IN+
在-
GS
VRef
VSS
OSC1
OSC2
NC
声调
WR
CS
VDD
st/gt
ESt
D3
D2
D1
D0
NC
NC
IRQ
/cp
RD
RS0
24 管脚 ssop
20 管脚 plastic 插件/soic 28 管脚 plcc
4
5
6
7
8
9
10
11
25
24
23
22
21
20
19
•
G
S
NC
NC
NC
D3
D2
D1
NC
VRef
VSS
OSC1
OSC2
NC
NC
R
D
3
2
1
2
8
2
7
2
6
1
2
1
3
1
4
1
5
1
6
1
7
1
8
N
C
I
N
-
I
N
+
V
D
D
S
t
/
G
T
E
S
T
T
O
N
E
W
R
C
S
R
S
O
N
C
I
R
Q
/
C
P
D0
: 点此下载
