MT9126
初步的 信息
8-40
从 adpcmi 是 expanded 在 四 16-位 uniform
pcm 双-octets 在 pcmo1 和 pcmo2. 16-位
uniform pcm 是 received 和 transmitted 大多数
重大的 位 第一 开始 和 b15 和 ending 和
b0. adpcm 数据 是 transferred 大多数 重大的 位
第一 开始 和 i1 和 ending 和 i4 为 32 kbit/s
和 ending 和 i3 为 24 kbit/s 运作 (i.e., i4 是
don’t 小心).(看 计算数量 5 &放大; 8.)
16 kbit/sadpcm 模式
当 sel 是 设置 至 0, 这 四, 2-位 adpcm words
是 transmitted/received 在 adpcmo/i 在 这
enb1 时间-slot 在 ssi 模式 和 在 这 b1
timeslot 在 st-总线 模式. 当 sel 是 设置 至 1, 这
四, 2-位 adpcm words 是 transmitted/received
在 adpcmo/i 在 这 enb2 timeslot 在 ssi 模式
和 在 这 b2 timeslot 在 st-总线 模式.(看
计算数量 5 &放大; 8.)
pcm law 控制 (一个/µ
, format)
这 pcm companding/编码 law invoked 用 这
transcoder 是 控制 通过 这 一个/µ
和 format
管脚. itu-t g.711 companding 曲线, µ-law 和
一个-law, 是 选择 用 这 一个/µ
管脚 (0=µ-law;
1=一个-law). 每 样本, 数字的 代号 分派 能
遵从 至 itu-t g.711 (当 format=1) 或者 至
sign-巨大 编码 (当 format=0). 表格 1
illustrates 这些 choices.
表格 1 - companded pcm
电源 向下
设置 这 pwrdn
管脚 低 将 asynchronously
导致 所有 内部的 运作 至 halt 和 这 设备 至
go 至 一个 电源 向下 情况 在哪里 非 内部的
clocks 是 运动. 输出 管脚 c2o, en1, en2,
pcmo1, pcmo2 和 adpcmo 和 i/o 管脚 f0od
/
enb2 是 强迫 至 一个 高-阻抗 状态.
下列的 这 重置 (i.e., pWRDN
管脚 brought 高)
FORMAT
01
pcm 代号
sign-
巨大
一个/µ
= 0 或者 1
itu-t (g.711)
(一个/µ
= 0) (一个/µ= 1)
+ 全部 规模 1111 1111 1000 0000 1010 1010
+ 零 1000 0000 1111 1111 1101 0101
- 零 0000 0000 0111 1111 0101 0101
- 全部 规模 0111 1111 0000 0000 0010 1010
和 假设 那 clocks 是 应用 至 这 mclk
和 bclk 管脚, 这 内部的 clocks 将 安静的 不 begin
至 运作 直到 这 第一 框架 排成直线 是 发现
在 这 enb1 管脚 为 ssi 模式 或者 在 这 f0i
管脚 为
st-总线 模式. 这 c2o 时钟 和 en1, en2 管脚
将 不 开始 运作 直到 一个 有效的 框架 脉冲波 是
应用 至 这 f0i
管脚. 如果 这 f0i管脚 仍然是 低 为
变长 比 2 循环 的 mclk 然后 这 c2o 管脚 将
顶 toggling 和 将 停留 低. 如果 这 f0i
管脚 是 使保持
高 然后 这 c2o 管脚 将 continue 至 运作. 在 st-
总线 模式 这 en1 和 en2 管脚 将 停止 toggling 如果
这 框架 脉冲波 (f0i
) 是 不 应用 每 框架.
主控 时钟 (mclk)
一个 最小 4096 khz 主控 时钟 是 必需的 为
执行 的 这 transcoding algorithm. 这
algorithm 需要 512 循环 的 mclk 在 一个
框架 为 恰当的 运作. 为 ssi 运作 这个
输入, 在 这 mclk 管脚, 将 是 异步的 和
这 8 khz 框架 提供 那 这 最低 频率
和 背离 预定的 至 时钟 jitter 安静的 满足 这 strobe
时期 必要条件 的 一个 最小 的 512 t
C4P
-
25%t
C4P
(看 图示 3). 为 例子, 一个 系统
producing 大 jitter 值 能 是 accommodated
用 运动 一个 在-速 mclk 那 将 确保 一个
最小 512 mclk 循环 每 框架 是 得到.
这 最小 mclk 时期 是 61 nsec, 这个
translates 至 一个 最大 频率 的 16.384 mhz.
extra mclk 循环 (>512/框架) 是 可接受的
自从 这 transcoder 是 排整齐 用 这 适合的
strobe 信号 各自 框架.
图示 3 - mclk 最小 必要条件
位 时钟 (bclk)
为 ssi 运作 这 位 比率, 为 两个都 adpcm 和
pcm 端口, 是 决定 用 这 时钟 输入 在 bclk.
bclk 必须 是 第八 时期 在 持续时间 和
同步的 和 这 8 khz 框架 输入 在 enb1
和 enb2. 数据 是 抽样 在 pcmi1/2 和 在
adpcmi concurrent 和 这 下落 边缘 的 bclk.
数据 是 有 在 pcmo1/2 和 adpcmo
concurrent 和 这 rising 边缘 的 bclk. bclk 将
是 任何 比率 在 128 khz 和 4096 khz. 为 st-
总线 运作 bclk 是 ignored (系 至 v
SS
) 和 这
位 比率 是 内部 设置 至 2048 kbit/s.
ENB1
MCLK
512 t
C4P
- 25%t
C4P
最小
: 点此下载
