MT90820
数据 薄板
4
zarlink 半导体 公司
管脚 描述
管脚 #
名字 描述
84
PLCC
100
MQFP
1, 11,
30, 54
64, 75
31, 41,
56, 66,
76, 99
V
SS
地面.
2, 32,
63
5, 40,
67
V
DD
+5 volt 电源 供应.
3 - 10 68-75 sto8 - 15
st-总线 输出 8 至 15 (三-状态 输出):
串行 数据 输出 stream. 这些
streams 将 有 数据 比率 的 2.048, 4.096 或者 8.192 mb/s, 取决于 在之上 这 值
编写程序 在 位 dr0 - 1 在 这 ims 寄存器.
12 - 27 81-96 sti0 - 15
st-总线 输入 0 至 15 (输入):
串行 数据 输入 stream. 这些 streams 将 有 数据
比率 的 2.048, 4.096 或者 8.192 mb/s, 取决于 在之上 这 值 编写程序 在 位 dr0 -
1 在 这 ims 寄存器.
28 97 F0i
框架 脉冲波 (输入):
当 这 wfps 管脚 是 低, 这个 输入 accepts 和 automatically
identifies 框架 同步 信号 formatted 符合 至 st-总线 和 gci
规格. 当 这 wfps 管脚 是 高, th是 管脚 accepts 一个 负的 框架 脉冲波 这个
遵从 至 wfps formats.
29 98 fe/hclk
框架 evaluation / hclk 时钟
(输入):
当 这 wfps 管脚 是 低, 这个 管脚 是 这
框架 度量 输入. 当 这 wfps 管脚 是 高, 这 hclk (4.096 mhz 时钟) 是
必需的 为 框架 排成直线 在 这 宽 框架 脉冲波 (wfp) 模式.
31 100 CLK
时钟 (输入):
串行 时钟 为 shifting 数据 在/输出 在 这 串行 streams (sti/o 0 - 15).
取决于 在之上 这 值 编写程序 在 位 dr0 - 1 在 这 ims 寄存器, 这个 输入
accepts 一个 4.096, 8.192 或者 16.384 mhz 时钟.
33 6 TMS
测试 模式 选择 (输入):
jtag 信号 那 控制 这 状态 transitions 的 这 tap
控制. 这个 管脚 是 牵引的 高 用一个 内部的 拉-向上 当 不 驱动.
34 7 TDI
测试 串行 数据 在 (输入):
jtag 串行 测试 说明 和 数据 是 shifted 在 在 这个
管脚. 这个 管脚 是 牵引的 高 用 一个内部的 拉-向上 当 不 驱动.
35 8 TDO
测试 串行 数据 输出 (输出):
jtag 串行 数据 是 输出 在 这个 管脚 在 这 下落 边缘
的 tck. 这个 管脚 是 使保持 在 高 阻抗 状态 当 jtag scan 是 不 使能.
36 9 TCK
测试 时钟 (输入):
提供 这 时钟 至 这 jtag 测试 logic. 这个 管脚 是 牵引的 高 用
一个 内部的 拉-向上当 不 驱动.
37 10 TRST
测试 重置 (输入):
asynchronously initializes 这 jtag tap 控制 用 putting 它 在
这 测试-逻辑-重置 状态. 这个管脚 是 牵引的 用 一个 内部的 拉-向上 当 不 驱动. 这个
管脚 应当 是 搏动 低 在 电源-向上, 或者 使保持 低, 至 确保 那 这 mt90820 是 在 这
正常的 函数的 模式.
38 11 IC
内部的 连接 (输入):
连接 至 v
SS
为 正常的 运作. 这个 管脚 必须 是
低 为 这 mt90820 至 function 正常情况下 和 至 遵守 和 ieee 1149 (jtag)
boundary scan (所需的)东西. 这个 管脚 是 牵引的 低 内部 当 不 驱动.
: 点此下载
