october 20, 1997 版本 1.6 3
OV5017
ConfidentialPreliminary产品 规格
OMNIVISIONTECHNOLOGIES, 公司
管脚 类型 和 default 水平的:
i: 数字的 输入, floating, i-1: 数字的 input, 和 100k 拉 up, i-0: 数字的 input, 和 100k 拉 down, od: 数字的 cmos level 输出, oa: 相似物
cmos, 水平的 输出, xi/xo: xtal io, k: 相似物 input, q: 75
Ω
输出, ft: 工厂 测试, 偏差: 电源 供应 偏差
22 I 网 写 使能 输入 为 这 内部的 寄存器. 当 这 碎片 是 选择 (csb = 0),
外部 数据 是 latched 在 这 寄存器 和 这 rising 边缘 的 网.
23 I CSB 碎片 选择 为 这 设备. csb = 0 选择 这 设备.
24, 25 OD xclki,
XCLKO
结晶 振荡器 在/输出 管脚. 名义上的 时钟 频率 是 14.31mhz 为 ccir 50 hz
定时. 这 最大 pixel 比率 是 限制 至 一个 half 的 这 时钟 频率. 至
连接 一个 外部 时钟 至XCLKI, leaveXCLKO打开.
26 OD HREF horizontal 定时 涉及 输出. asserted 高 在 每 有效的 线条 为 这
持续时间 的 这 有效的 window 宽度. 这 window sizing 函数 affects 这 号码
的 有效的 线条 在 一个 框架 作 好 作 这 号码 的 有效的 pixels 在 一个 线条. href 和
状态(1), 是 完全同样的 有效的 pixel 定时 信息.
27 OD PCLK pixel 时钟 输出. defaulted 至 是 一个 持续的 时钟. 能 是 编写程序 通过 这
内部的 寄存器 至 是 在 在 这 有效的 pixel window 仅有的. video 数据 在 输出
总线 (d0-d7) 是 updated 和 这 rising 边缘 的 pclk 和 是 有保证的 至 是 有效的
在 这 下落 边缘 的 pclk.
28 OD VSYNC vertical 定时 涉及 输出. 它 是 高 once 每 框架 为 这 持续时间 的 这
vertical 同步 时期. vsync 和 状态 (2) 是 完全同样的 vertical 同步 定时
信息.
29 偏差 DVDD 数字的 电源 (+5v) 连接.
30 偏差 DGND 数字的 地面. 连接 至 供应 一般
31 偏差 OGND 数字的 输出 地面. 连接 至 供应 一般
32-39 OD d0-d7 bi-directional 数据 总线 为 video 输出 数据 和 内部的 寄存器 读/写
行动.
40 偏差 OVDD 数字的 输出 电源 (+5v/+3.3v) 连接.
41 偏差 ZVDD 相似物 电源 (+5v) 连接.
42 偏差 VR2 内部的 涉及 电压. 需要 一个 0.1uf 外部 电容 至 agnd.
43 偏差 ZGND 相似物 地面. 连接 至 供应 一般.
44 偏差 DEGND 解码器 地面. 连接 至 供应 一般.
45 偏差 DEVDD 解码器 电源 (+5v) 连接.
47 偏差 VVDD video 输出 电源 (+5v) 连接.
48 Q AVO composite video 输出. 它 是 有能力 的 驱动 150
Ω
加载, vp-p 是 2.0 v.
表格 1.管脚 描述 (持续)
管脚 # 类 管脚 名字 描述
: 点此下载
