AD7894
–9–rev. 0
CONVST
, 这 ad7894 将 continue 至 运作 correctly
和 这 输出 变换 寄存器 正在 重置 在 这 下落 边缘 的
CONVST
. 不管怎样, 这 sclk 线条 必须 是 低 当
CONVST
变得 低 在 顺序 至 重置 这 输出 变换 寄存器 correctly.
这 串行 时钟 输入 做 不 有 至 是 持续的 在 这
串行 读 运作. 这 16 位 的 数据 (二 leading zeros 和
14-位 转换 结果) 能 是 读 从 这 ad7894 在 一个
号码 的 字节.
这 ad7894 counts 这 串行 时钟 edges 至 know 这个 位
从 这 输出 寄存器 应当 是 放置 在 这 sdata 输出-
放. 至 确保 那 这 部分 做 不 lose 同步, 这
串行 时钟 计数器 是 重置 在 这 下落 边缘 的 这
CONVST
输入 提供 这 sclk 线条 是 低. 这 用户 应当 确保
那 这 sclk 线条 仍然是 低 直到 这 终止 的 这 转换.
当 这 转换 是 完全, busy 变得 低, 这 输出
寄存器 将 是 承载 和 这 新 转换 结果 和 能 是
读 从 和 16 时钟 循环 的 sclk.
微处理器/微控制器 接口
这 ad7894 提供 一个 二-线 串行 接口 那 能 是
使用 为 连接 至 这 串行 端口 的 dsp processors 和
微控制器. 计算数量 6 通过 9 显示 这 ad7894
连接 至 一个 号码 的 不同的 微控制器 和 dsp
processors. 这 ad7894 accepts 一个 外部 串行 时钟 和
作 一个 结果, 在 所有 接口 显示 here, 这 处理器/控制
是 配置 作 这 主控, 供应 这 串行 时钟, 和
这 ad7894 正在 这 从动装置 在 这 系统. 这 busy 信号
需要 不 是 使用 为 一个 二-线 接口 如果 这 读 能 是
安排时间 至 出现 5
µ
s 之后 这 开始 的 转换 (假设
模式 1 运作).
ad7894 至 8x51/l51 接口
图示 6 显示 一个 接口 在 这 ad7894 和 这
8x51/l51 微控制器. 这 8x51/l51 是 配置 为 它的
模式 0 串行 接口 模式. 这 图解 显示 这 simplest
表格 的 这 接口 在哪里 这 ad7894 是 这 仅有的 部分 con-
nected 至 这 串行 端口 的 这 8x51/l51 和, 因此, 非
解码 的 这 串行 读 行动 是 必需的.
至 选择 这 ad7894 在 系统 在哪里 更多 比 一个 设备 是
连接 至 这 8x51/l51’s 串行 端口, 一个 端口 位, 配置
作 一个 输出 从 一个 的 这 8x51/l51’s 并行的 端口, 能 是
使用 至 门 在 或者 止 这 串行 时钟 至 这 ad7894. 一个 简单的
和 函数 在 这个 端口 位 和 这 串行 时钟 从 这
8x51/l51 将 提供 这个 函数. 这 端口 位 应当 是
高 至 选择 这 ad7894 和 低 当 它 是 不 选择.
这 终止 的 转换 能 是 监控 用 使用 这 busy
信号, 这个 是 显示 在 这 接口 图解 的 图示 6.
和 这 busy 线条 从 这 ad7894 连接 至 这 端口
p1.2 的 这 8x51/l51 这 busy 线条 能 是 polled 用 这
8x51/l51. 这 busy 线条 能 是 连接 至 这
INT1
线条
的 这 8x51/l51 如果 一个 中断 驱动 系统 是 preferred.
这些 二 选项 是 显示 在 这 图解.
便条 也 那 这 ad7894 输出 这 msb 第一 在 一个 读
运作 当 这 8x51/l51 expects 这 lsb 第一. 因此,
这 数据 那 是 读 在 这 串行 缓存区 needs 至 是 rearranged
在之前 这 准确无误的 数据 format 从 这 ad7894 呈现 在 这
accumulator.
这 串行 时钟 比率 从 这 8x51/l51 是 限制 至 signifi-
cantly 较少 比 这 容许的 输入 串行 时钟 频率 和
这个 这 ad7894 能 运作. 作 一个 结果, 这 时间 至 读
数据 从 这 部分 将 的确 是 变长 比 这 转换
时间 的 这 部分. 这个 意思 那 这 ad7894 不能 run 在 它的
最大 throughput 比率 当 使用 和 这 8x51/l51.
p1.2 或者
INT1
p3.0
p3.1
SDATA
BUSY
SCLK
AD7894
8x51/l51
图示 6. ad7894 至 8x51/l51 接口
ad7894 至 68hc11/l11 接口
一个 接口 电路 在 这 ad7894 和 这 68hc11/l11
微控制器 是 显示 在 图示 7. 为 这 接口 显示,
这 68l11 spi 端口 是 使用 和 这 68l11 是 配置 在 它的
单独的-碎片 模式. 这 68l11 是 配置 在 这 主控 模式
和 它的 cpol 位 设置 至 一个 逻辑 零 和 它的 cpha 位 设置 至 一个
逻辑 一个. 作 和 这 previous 接口, 这 图解 显示 这
simplest 表格 的 这 接口 在哪里 这 ad7894 是 这 仅有的 部分
连接 至 这 串行 端口 的 这 68l11 和 因此 非 de-
编码 的 这 串行 读 行动 是 必需的.
once 又一次, 至 选择 这 ad7894 在 系统 在哪里 更多 比
一个 设备 是 连接 至 这 68hc11’s 串行 端口, 一个 端口 位,
配置 作 一个 输出 从 一个 的 这 68hc11’s 并行的
端口, 能 是 使用 至 门 在 或者 止 这 串行 时钟 至 这 ad7894.
一个 简单的 和 函数 在 这个 端口 位 和 这 串行 时钟
从 这 68l11 将 提供 这个 函数. 这 端口 位 应当
是 高 至 选择 这 ad7894 和 低 当 它 是 不 选择.
这 终止 的 转换 是 监控 用 使用 这 busy 信号,
这个 是 显示 在 这 接口 图解 的 图示 7. 和 这
busy 线条 从 这 ad7894 连接 至 这 端口 pc2 的 这
68hc11/l11 这 busy 线条 能 是 polled 用 这 68hc11/l11.
这 busy 线条 能 是 连接 至 这
IRQ
线条 的 这 68hc11/
l11 如果 一个 中断 驱动 系统 是 preferred. 这些 二 运算-
tions 是 显示 在 这 图解.
这 串行 时钟 比率 从 这 68hc11/l11 是 限制 至 signifi-
cantly 较少 比 这 容许的 输入 串行 时钟 频率 和
这个 这 ad7894 能 运作. 作 一个 结果, 这 时间 至 读
数据 从 这 部分 将 是 变长 比 这 转换 时间 的 这
部分. 这个 意思 那 这 ad7894 不能 run 在 它的 最大
throughput 比率 当 使用 和 这 68hc11/l11.
pc2 或者
IRQ
SCK
MISO
SDATA
BUSY
SCLK
AD7894
68hc11/l11
图示 7. ad7894 至 68hc11/l11 接口
: 点此下载
