飞利浦 半导体 初步的 规格
82B715I
2
c 总线 extender
1998 jan 09
6
这 电容 计算数量 为 一个 或者 更多 单独的 i
2
c 总线 nodes
应当 是 multiplied 用 一个 因素 的 10 时间, 和 然后 增加 至 这
缓冲 总线 电容. 计算 的 一个 新 缓冲 总线 拉-向上
电阻 将 alllow 这个 单独的 拉-向上 电阻 至 act 为 两个都 这
包含 i
2
c 总线 nodes 和 这 缓冲 总线. 因此 它 是 可能 至
联合的 一些 或者 所有 的 这些 独立的 拉-向上 电阻器 在 一个 单独的
电阻 在 这 缓冲 总线 (这 值 的 这个 是 计算 从
这 总 的 这 scaled capacitances 在 这 缓冲 总线). 如果 这
缓存区 是 至 是 permanently 连接 在 这 系统 然后 所有 这
独立的 拉-向上 电阻器 应当 是 联合的. 但是 如果 它 是 至 是
连接 用 adding 它 面向 一个 存在 系统, 然后 仅有的 那些 在
这 额外的 i
2
c 总线 系统 能 是 联合的 面向 这 缓冲
总线 如果 这 原来的 系统 是 必需的 至 是 能 至 安静的 运作 在 一个
保卫-alone 基准.
一个 更远 restriction 是 那 这 最大 拉-向上 电流, 和 这 总线
低, 应当 不 超过 这 i
2
c 总线 规格 最大 的 3ma,
或者 30ma 在 这 缓冲 总线. 这 下列的 formula 应用:
30mA
V
CC
0.4
R
P
在哪里: r
P
= scaled 并行的 结合体 的 所有 拉-向上 电阻器.
如果 这个 情况 是 符合, 这 下降 时间 规格 将 也 是 符合.
图示 4 显示 典型 加载 calculations 为 这 expanded i
2
C
总线.
sx, sy, i
2
c 总线, sda 或者 scl
因为 这 二 缓存区 电路 在 这 82b715 是 完全同样的 也
输入 管脚 能 是 使用 作 这 i
2
c 总线 sda 数据 线条, 或者 这 scl
时钟 线条.
lx, ly, 缓冲 总线, lda 或者 lcl
在 这 缓冲 低 阻抗 线条 一侧, 这 相应的 输出
变为 lda 和 lcl.
V
CC
, 地 — 积极的 和 负的 供应 管脚
在 正常的 使用 这 电源 供应 电压 在 各自 终止 的 这 低
阻抗 线条 应当 是 comparable. 如果 这些 differ 用 一个 重大的
数量, 噪音 余裕 是 sacrificed.
: 点此下载
