首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:538395
 
资料名称:P87C51MC2BA
 
文件大小: 394.52K
   
说明
 
介绍:
80C51 8-bit microcontroller family with extended memory
 
 


: 点此下载
  浏览型号P87C51MC2BA的Datasheet PDF文件第3页
3
浏览型号P87C51MC2BA的Datasheet PDF文件第4页
4
浏览型号P87C51MC2BA的Datasheet PDF文件第5页
5
浏览型号P87C51MC2BA的Datasheet PDF文件第6页
6

7
浏览型号P87C51MC2BA的Datasheet PDF文件第8页
8
浏览型号P87C51MC2BA的Datasheet PDF文件第9页
9
浏览型号P87C51MC2BA的Datasheet PDF文件第10页
10
浏览型号P87C51MC2BA的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
2001 apr 06 7
飞利浦 半导体 初步的 规格
p87c51mb2/p87c51mC2
64kb/96kb otp 和 2kb/3kb 内存
管脚 描述
MNEMONIC 管脚 非. 类型 名字 和 函数
p0.0 - p0.7 43 - 36 i/o
端口 0:
端口 0 是 一个 打开 流, 双向的 i/o 端口. 端口 0 管脚 那 有 1s 写 至
它们 float 和 能 是 使用 作 高-impendance 输入. 端口 0 是 也 这 多路复用 低-
顺序 地址 和 数据 总线 在 accesses 至 外部 程序 和 数据 记忆. 在 这个
应用, 它 使用 强 内部的 拉-ups 当 发出 1s.
p1.0 - p1.7 2 - 9 i/o
端口 1:
端口 1 是 一个 8-位 双向的 i/o 端口 和 内部的 拉-ups 在 所有 管脚. 端口 1 管脚
那 有 1s 写 至 它们 是 牵引的 高 用 这 内部的 拉-ups 和 能 是 使用 作
输入. 作 输入, 端口 1 管脚 那 是 externally 牵引的 低 将 源 电流 因为 的
这 内部的 拉-ups. (便条: 当 sfr 位 spen (spctl.6) 是 ’1’, 这 拉-ups 在 p1.4 和
p1.5 是 无能.)
2 i/o
p1.0 T2
计时器/计数器 2 外部 计数 输入/clockout
3 I
p1.1 T2EX
计时器/计数器 2 再装填/俘获/方向 控制
4 I
p1.2 ECI
外部 时钟 输入 至 这 pca
5 i/o
p1.3 CEX0
俘获/对比 外部 i/o 为 pca 单元 0
6 i/O
p1.4 CEX1
俘获/对比 外部 i/o 为 pca 单元 1 (和 拉-向上 在
管脚)
i/o
MOSI
SPI主控 输出/从动装置 在 (选择 当 sfr 位 spen (spctl.6)
是 ’1’, 在 这个 情况 这 拉-向上 为 这个 管脚 是 无能)
7 i/O
p1.5 CEX2
俘获/对比 外部 i/o 为 pca 单元 2 (和 拉-向上 在
管脚)
i/O
SPICLK
SPI时钟 (选择 当 sfr 位 spen (spctl.6) 是 ’1’, 在 这个
情况 这 拉-向上 为 这个 管脚 是 无能)
8 i/o
p1.6 CEX3
俘获/对比 外部 i/o 为 pca 单元 3
9 i/o
p1.7 CEX4
俘获/对比 外部 i/o 为 pca 单元 4
p2.0 - p2.7 24- 31 i/o
端口 2:
端口 2 是 一个 8-位 双向的 i/o 端口 和 内部的 拉-ups. 端口 2 管脚 那 有 1s
写 至 它们 是 牵引的 高 用 这 内部的 拉-ups 和 能 是 使用 作 输入. 作
输入, 端口 2 管脚 那 是 externally 正在 牵引的 低 将 源 电流 因为 的 这
内部的 拉-ups. (看 直流 电的 特性: i
IL
). 端口 2 emits 这 高-顺序
地址 字节 在 fetches 从 外部 程序 记忆 和 在 accesses 至
外部 数据 记忆 那 使用 16-位 地址 ( movx @ dptr) 或者 23-位 地址
(movx @eptr, emov). 在 这个 应用, 它 使用 强 内部的 pull-ups 当 发出
1s. 在 accesses 至 外部 数据 记忆 那 使用 8-位 地址 ( mov @ ri), port2
emits 这 内容 的 这 p2 特定的 函数 寄存器.
便条 那 当 23-位 地址 是 使用, 地址 位 a16-a22 将 是 输出 至 p2.0-p2.6
当 ale 是 高, 和 地址 位 a8-a14 是 输出 至 p2.0-p2.6 当 ale 是 低.
地址 位 a15 是 输出 在 p2.7 regardless 的 ale.
p3.0- p3.7 11,13-19 i/o
端口 3:
端口 3 是 一个 8-位 双向的 i/o 端口 和 内部的 拉-ups. 端口 3 管脚 那 有 1s
写 至 它们 是 牵引的 高 用 这 内部的 拉-ups 和 能 是 使用 作 输入. 作
输入, 端口 3 管脚 那 是 externally 牵引的 低 将 源 电流 因为 的 这 内部的
拉-ups.
11 I
p3.0 RXD0
串行 输入 端口 0
13 O
p3.1 TXD0
串行 输出 端口 0
14 I
p3.2 INT0
外部 中断 0
15 I
p3.3 INT1
外部 中断 1
16 I
p3.4 T0
timer0 外部 输入
17 I
p3.5 T1
timer1 外部 输入
18 O
p3.6
WR
外部 数据 记忆 写 strobe
19 O
p3.7
RD
外部 数据 记忆 读 strobe
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com