飞利浦 半导体
p89lpc906/907/908
8-位 微控制器 和 二-时钟 80c51 核心
产品 数据 rev. 05 — 17 12月 2004 8 的 51
9397 750 14467
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
5.2 管脚 描述
表格 3: p89lpc906 管脚 描述
标识 管脚 类型 描述
p0.4 至 p0.6 i/o
Port 0:
端口 0 是 一个 i/o 端口 和 一个 用户-configurable 输出 类型. 在 重置 端口 0
latches 是 configured 在 这 输入 仅有的 模式 和 这 内部的 拉-向上 无能. 这
运作 的 端口 0 管脚 作 输入 和 输出 取决于 在之上 这 端口 configuration
选择. 各自 端口 管脚 是 configured independently. 谈及 至 部分 8.11.1 “port
configurations”和 表格 13 “dc 电的 characteristics”为 详细信息.
这 keypad 中断 特性 运作 和 端口 0 管脚.
所有 管脚 有 施密特 triggered 输入.
端口 0 也 提供 各种各样的 特定的 功能 作 描述 在下:
8 i/o
p0.4 —
端口 0 位 4.
I
cin1a —
比较器 积极的 输入.
I
kbi4 —
键盘 输入 4.
7 i/o
p0.5 —
端口 0 位 5.
I
cmpref —
比较器 涉及 (负的) 输入.
I
kbi5 —
键盘 输入 5.
3 i/o
p0.6 —
端口 0 位 6.
O
cmp1 —
比较器 1 输出.
I
kbi6 —
键盘 输入 6.
p1.5 I
p1.5 —
端口 1 位 5 (输入 仅有的).
1I
rst —
外部 重置 输入 在 电源-在 或者 如果 选择 通过 ucfg1. 当
起作用 作 一个 重置 输入 一个 低 在 这个 管脚 resets 这 微控制器, 造成 i/o
端口 和 peripherals 至 引领 在 它们的 default states, 和 这 处理器 begins
执行 在 地址 0. 也 使用 在 一个 电源-在 sequence 至 强迫 在-系统
程序编制 模式.
当 使用 一个 振荡器 频率 在之上 12 mhz, 这
重置 输入 函数 的 p1.5 必须 是 使能. 一个 外部 电路 是 必需的 至
支撑 这 设备 在 重置 在 电源-向上 直到 v
DD
有 reached 它的 specified 水平的.
当 系统 电源 是 移除 v
DD
将 下降 在下 这 最小 specified
运行 电压. 当 使用 一个 振荡器 频率 在之上 12 mhz, 在 一些
产品, 一个 外部 brownout 发现 电路 将 是 必需的 至 支撑 这
设备 在 重置 当 v
DD
falls 在下 这 最小 specified 运行 电压.
: 点此下载
