飞利浦 半导体
p89lpc920/921/922
8-位 微控制器 和 二-时钟 80c51 核心
产品 数据 rev. 06 — 21 十一月 2003 7 的 45
9397 750 12285
© koninklijke 飞利浦 electronics n.v. 2003. 所有 权利 保留.
p1.0 - p1.7 12, 11, 10,
9, 8, 4, 3,
2
i/o, I
[1]
Port 1:
端口 1 是 一个 8-位 i/o 端口 和 一个 用户-configurable 输出 类型, 除了 为 三
管脚 作 指出 在下. 在 重置 端口 1 latches 是 configured 在 这 输入 仅有的 模式
和 这 内部的 拉-向上 无能. 这 运作 的 这 configurable 端口 1 管脚 作 输入
和 输出 取决于 在之上 这 端口 configuration 选择. 各自 的 这 configurable
端口 管脚 是 编写程序 independently. 谈及 至 部分 8.12.1 “port configurations”
和 表格 8 “dc 电的 characteristics”为 详细信息. p1.2 - p1.3 是 打开 流 当
使用 作 输出. p1.5 是 输入 仅有的.
所有 管脚 有 施密特 triggered 输入.
端口 1 也 提供 各种各样的 特定的 功能 作 描述 在下:
12 i/o
p1.0 —
端口 1 位 0.
O
txd —
传输者 输出 为 这 串行 端口.
11 i/o
p1.1 —
端口 1 位 1.
I
rxd —
接受者 输入 为 这 串行 端口.
10 i/o
p1.2 —
端口 1 位 2 (打开-流 当 使用 作 输出).
i/o
t0 —
计时器/计数器 0 外部 计数 输入 或者 overflow 输出 (打开-流 当 使用 作
输出).
i/o
scl —
I
2
c 串行 时钟 输入/输出.
9 i/o
p1.3 —
端口 1 位 3 (打开-流 当 使用 作 输出).
I
int0 —
外部 中断 0 输入.
i/o
sda —
I
2
c 串行 数据 输入/输出.
8 i/o
p1.4 —
端口 1 位 4.
I
int1 —
外部 中断 1 输入.
4I
p1.5 —
端口 1 位 5 (输入 仅有的).
I
rst —
外部 重置 输入 (如果 选择 通过 flash configuration). 一个 低 在 这个 管脚
resets 这 微控制器, 造成 i/o 端口 和 peripherals 至 引领 在 它们的 default
states, 和 这 处理器 begins 执行 在 地址 0.
3 i/o
p1.6 —
端口 1 位 6.
2 i/o
p1.7 —
端口 1 位 7.
表格 3: 管脚 描述
…continued
标识 管脚 类型 描述
: 点此下载
