飞利浦 半导体
p89lpc901/902/903
8-位 微控制器 和 二-时钟 80c51 核心
产品 数据 rev. 04 — 21 十一月 2003 8 的 55
9397 750 12293
© koninklijke 飞利浦 electronics n.v. 2003. 所有 权利 保留.
5.2 管脚 描述
图 8. p89lpc903 固定 (so8).
handbook, halfpage
002aaa440
P89LPC903FD
1
2
3
4
8
7
6
5
V
SS
p0.4/cin1a/kbi4
p0.5/cmpref/kbi5
p1.0/txd
V
DD
p0.2/cin2a/kbi2
p1.1/rxd
rst/p1.5
表格 3: p89lpc901 管脚 描述
标识 管脚 类型 描述
p0.0 - p0.6 6, 7 i/o
Port 0:
端口 0 是 一个 i/o 端口 和 一个 用户-configurable 输出 类型. 在 重置 端口 0
latches 是 configured 在 这 输入 仅有的 模式 和 这 内部的 拉-向上 无能. 这
运作 的 端口 0 管脚 作 输入 和 输出 取决于 在之上 这 端口 configuration
选择. 各自 端口 管脚 是 configured independently. 谈及 至 部分 8.12.1 “port
configurations”和 表格 13 “dc 电的 characteristics”为 详细信息.
这 keypad 中断 特性 运作 和 端口 0 管脚.
所有 管脚 有 施密特 triggered 输入.
端口 0 也 提供 各种各样的 特定的 功能 作 描述 在下:
7 i/o
p0.4 —
端口 0 位 4.
I
cin1a —
比较器 1 积极的 输入.
I
kbi4 —
键盘 输入 4.
6 i/o
p0.5 —
端口 0 位 5.
I
cmpref —
比较器 涉及 (负的) 输入.
I
kbi5 —
键盘 输入 5.
p1.0 - p1.5 4, 5
Port 1:
端口 1 是 一个 i/o 端口 和 一个 用户-configurable 输出 类型. 在 重置 端口 1
latches 是 configured 在 这 输入 仅有的 模式 和 这 内部的 拉-向上 无能. 这
运作 的 这 configurable 端口 1 管脚 作 输入 和 输出 取决于 在之上 这
端口 configuration 选择. 各自 的 这 configurable 端口 管脚 是 编写程序
independently. 谈及 至 部分 8.12.1 “port configurations”和 表格 13 “dc
电的 characteristics”为 详细信息. p1.5 是 输入 仅有的.
所有 管脚 有 施密特 triggered 输入.
端口 1 也 提供 各种各样的 特定的 功能 作 描述 在下:
5 i/o
p1.2 —
端口 1 位 2.
O
t0 —
计时器/计数器 0 外部 计数 输入 或者 overflow 输出.
4I
p1.5 —
端口 1 位 5 (输入 仅有的).
I
rst —
外部 重置 输入 在 电源-在 或者 如果 选择 通过 ucfg1. 当
起作用 作 一个 重置 输入 一个 低 在 这个 管脚 resets 这 微控制器, 造成 i/o
端口 和 peripherals 至 引领 在 它们的 default states, 和 这 处理器 begins
执行 在 地址 0. 也 使用 在 一个 电源-在 sequence 至 强迫 在-系统
程序编制 模式.
: 点此下载
