6
PC8240
2149a–hirel–05/02
注释: 1. 放置 拉-向上 电阻器 的 120
Ω
或者 较少 在 这 测试[0 – 1] 管脚.
2. Treat 这些 管脚 作 非 Connects 除非 使用 debug 地址 符合实际.
3. 这个 管脚 有 一个 内部的 拉-向上 电阻 这个 是 使能 仅有的 当 这 PC8240 是 在 这 重置 状态. 这 值 的 这 inter-
nal 拉-向上 电阻 是 不 有保证的, 但是 是 sufficient 至 确保 那 一个 "1" 是 读 在 配置 位 在 重置.
4. 这个 管脚 是 一个 重置 配置 管脚.
5. DL[0] 是 一个 重置 配置 管脚 和 有 一个 内部的 拉-向上 电阻 这个 是 使能 仅有的 当 这 PC8240 是 在 这 重置
状态. 这 值 的 这 内部的 拉-向上 电阻 是 不 有保证的, 但是 是 sufficient 至 insure 那 一个 "1" 是 读 在 配置
位 在 重置.
6. multi-管脚 信号 此类 作 AD[0 – 31] 或者 DL[0 – 31] 有 它们的 物理的 包装 管脚 号码 列表 在 顺序 相应的 至
这 信号 names. ex: AD0 是 在 管脚 c22, AD1 是 在 管脚 d22,... AD31 是 在 管脚 v25.
7. GNT4
是 一个 重置 配置 管脚 和 有 一个 内部的 拉-向上 电阻 这个 是 使能 仅有的 当 这 PC8240 是 在 这 重置
状态. 这 值 的 这 内部的 拉-向上 电阻 是 不 有保证的, 但是 是 sufficient 至 insure 那 一个 "1" 是 读 在 配置
位 在 重置.
8. 推荐 一个 弱 拉-向上 电阻 (2 k
Ω
–10k
Ω
)beplacedonthispcicontrolpintolvdd.
9. V
IH
和 V
IL
为 这些 信号 是 这 一样 作 这 PCI V
IH
和 V
IL
entries 在 表格 6, “DC 电的 规格,” 在
页 16.
10. 推荐 一个 弱 拉-向上 电阻 (2 k
Ω
–10k
Ω
)beplacedonthispintoovdd.
11. 推荐 一个 弱 拉-向上 电阻 (2 k
Ω
–10k
Ω
)beplacedonthispintogvdd.
12. 这个 管脚 有 一个 内部的 拉-向上 电阻; 这 值 的 这 内部的 拉-向上 电阻 是 不 有保证的, 但是 是 sufficient 至 阻止
unused 输入 从 floating.
13. 输出 有效的 规格 为 这个 管脚 是 记忆 接口 模式 依赖 (注册 或者 流动-通过), 看 表格 11,
“Output 交流 定时 规格,” 在 页 22.
14. 非-dram 进入 输出 有效的 规格 应用 至 这个 管脚 在 非-dram accesses, 看 规格 12b3 在
表格 11, “Output 交流 定时 规格,” 在 页 22.
15. 这个 管脚 是 影响 用 可编程序的 pci_支撑_del 参数, 看 “PCI 信号 输出 支撑 Timing” 在 页 23.
16. 这个 管脚 是 一个 打开 流 信号.
17. 这个 管脚 能 是 编写程序 至 是 驱动 (default) 或者 能 是 编写程序 至 是 打开 流; 看 PMCR2 寄存器 描述
在 这 Motorola PC8240 User’s 手工的 为 详细信息.
18. 这个 管脚 是 一个 Sustained 触发-状态 管脚 作 定义 用 这 PCI Local 总线 规格.
AVdd C17 电源 为
PLL (cpu
核心 逻辑)
2.5v
AVdd – –
AVdd2 AF24 电源 为
PLL
(附带的
逻辑) 2.5v
AVdd2 – –
制造 管脚
DA2 C25 i/o OVdd drv_pci
(2)
DA[11
–
13] AD26 AF17 AF19 i/o OVdd drv_pci
(2)(6)
DA[14
–
15] F1 J2 i/o GVdd drv_mem_地址
(2)(6)
表格 1.
PC8240 引脚 Listing (持续)
信号 名字 包装 管脚 号码 管脚 类型
电源
供应
输出 驱动器
类型 注释
: 点此下载
