飞利浦 半导体 初步的 规格
PDI1394L211394 全部 duplex av link layer 控制
1999 8月 06
5
8.0 应用 图解
mpeg 或者 dvc
解码器
PDI1394L21
av link
AV
接口
PDI1394Pxx
PHY
PHY–LINK
接口
host 控制
数据 8/
地址 9/
中断 &放大; 控制
1394 缆索
接口
mpeg 或者 dvc
解码器
AV
接口
SV00880
9.0 管脚 描述
9.1 host 接口
管脚 非. 管脚 标识 i/o 名字 和 函数
1, 2, 3, 4, 7, 8,
9, 10
hif d[7:0] i/o host 接口 数据 7 (msb) 通过 0. 字节 宽 数据 path 至 内部的 寄存器.
5, 12, 23, 31,
38, 44, 50, 63,
73, 79, 87, 93
地 地面 涉及
6, 13, 24, 32,
39, 45, 49, 64,
72, 78, 88, 94
V
DD
3.3v
±
0.3v 电源 供应
14, 15, 16, 17,
18, 19, 20, 21,
22
hif a[8:0] I
host 接口 地址 0 通过 8. 提供 这 host 和 一个 字节 宽 接口 至 内部的
寄存器. 看 描述 的 host 接口 为 寻址 rules.
25 hif cs_n I
碎片 选择 (起作用的 低). host 总线 控制 信号 至 使能 进入 至 这 先进先出 和 控制 和
状态 寄存器.
26 hif wr_n I
写 使能. 当 asserted (低) 在 conjunction 和 hif cs_n, 一个 写 至 这 pdi1394l21
内部的 寄存器 是 要求. (便条: hif wr_n 和 hif rd_n : 如果 这些 是 两个都 低 在
conjunction 和 hif cs_n, 然后 一个 写 循环 takes 放置. 这个 能 是 使用 至 连接 cpus
那 使用 r/w_n 线条 相当 比 独立的 rd_n 和 wr_n 线条. 在 那 case, 连接 这
r/w_n 线条 至 这 hif wr_n 和 系 hif rd_n 低.)
27 hif rd_n I
读 使能. 当 asserted (低) 在 conjunction 和 hif cs_n, 一个 读 的 这 pdi1394l21
内部的 寄存器 是 要求.
28 hif int_n O
中断 (起作用的 低). indicates 一个 中断 内部的 至 这 pdi1394l21. 读 这 一般
中断 寄存器 为 更多 信息. 这个 管脚 是 打开 流 和 需要 一个 1k
拉-向上 电阻.
29 重置_n I 重置 (起作用的 低). 这 异步的 主控 重置 至 这 pdi1394l21.
: 点此下载
