3 04-02-004h
国际的
CMOS
技术
®
PEEL
TM
18CV8
函数 描述
这 peel18cv8 实现 逻辑 功能 作 总-的-
产品 expressions 在 一个 可编程序的-和/fixed-或者
逻辑 排列. 用户-定义 功能 是 创建 用 程序-
ming 这 连接 的 输入 信号 在 这 排列. 用户-
configurable 输出 结构 在 这 表格 的 i/o macrocells
更远 增加 逻辑 flexibility.
architecture overview
这 peel18cv8 architecture 是 illustrated 在 这 块 dia-
gram 的 图示 2. ten 专心致志的 输入 和 8 i/os 提供
向上 至 18 输入 和 8 输出 为 creation 的 逻辑 功能.
在 这 核心 的 这 设备 是 一个 可编程序的 用电气-
可擦掉的 和 排列 这个 驱动 一个 fixed 或者 排列. 和
这个 结构, 这 peel18cv8 能 执行 向上 至 8 总-
的-产品 逻辑 expressions.
有关联的 和 各自 的 这 8 或者 功能 是 一个 i/o mac-
rocell 这个 能 是 independently 编写程序 至 一个 的
12 不同的 配置. 这 可编程序的 macrocells
准许 各自 i/o 至 create sequential 或者 combinatorial 逻辑
功能 的 起作用的-高 或者 起作用的-低 极性, 当 provid-
ing 三 不同的 反馈 paths 在 这 和 排列.
和/或者 逻辑 排列
这 可编程序的 和 排列 的 这 peel18cv8 (显示
在 图示 3) 是 formed 用 输入 线条 intersecting 产品
条款. 这 输入 线条 和 产品 条款 是 使用 作 fol-
lows:
■
■■
■
36 输入 线条:
- 20 输入 线条 carry 这 真实 和 complement 的 这
信号 应用 至 这 10 输入 管脚
- 16 额外的 线条 carry 这 真实 和 complement val-
ues 的 反馈 或者 输入 信号 从 这 8 i/os
■
■■
■
74 产品 条款:
- 64 产品 条款 (arranged 在 groups 的 8) 是 使用
至 表格 总 的 产品 功能
- 8 输出 使能 条款 (一个 为 各自 i/o)
- 1 global 同步的 preset 期
- 1 global 异步的 clear 期
在 各自 输入-线条/产品-期 intersection, 那里 是 一个
可擦可编程只读存储器 记忆 cell 那 确定 whether 或者 不
那里 是 一个 logical 连接 在 那 intersection. 各自 prod-
uct 期 是 essentially 一个 36-输入 和 门. 一个 产品 期
那 是 连接 至 两个都 这 真实 和 complement 的 一个
输入 信号 将 总是 是 false 和 因此 将 不 影响
这 或者 函数 那 它 驱动. 当 所有 这 连接 在
一个 产品 期 是 opened, 一个 “don’t care” 状态 exists 和
那 期 将 总是 是 真实.
当 程序编制 这 peel18cv8, 这 设备 程序-
mer 第一 执行 一个 大(量) 擦掉 至 除去 这 previous pat-
tern. 这 擦掉 循环 opens 每 logical 连接 在 这
排列. 这 设备 是 配置 至 执行 这 用户-定义
函数 用 程序编制 选择 连接 在 这 和
排列. (便条 那 peel 设备 programmers automatically
程序 所有 的 这 连接 在 unused 产品 条款 所以
那 它们 将 有 非 效应 在 这 输出 函数).
可编程序的 i/o macrocell
这 唯一的 twelve-配置 输出 macrocell 提供
完全 控制 在 这 architecture 的 各自 输出. 这
能力 至 配置 各自 输出 independently 准许
用户 至 tailor 这 配置 的 这 peel18cv8 至 这
准确的 (所需的)东西 的 它们的 设计.
macrocell architecture
各自 i/o macrocell, 作 显示 在 图示 4, 组成 的 一个 d-
类型 flip-flop 和 二 信号-选择 multiplexers. 这 config-
uration 的 各自 macrocell 是 决定 用 这 四
可擦可编程只读存储器 位 controlling 这些 multiplexers. 这些 位
决定 输出 极性, 输出 类型 (注册 或者 非-
注册) 和 输入-反馈 path (双向的 i/o, com-
binatorial 反馈). 谈及 至 表格 1 为 详细信息.
相等的 电路 为 这 twelve macrocell 配置
是 illustrated 在 图示 5. 在 增加 至 emulating 这 四
pal-类型 输出 结构 (配置 3,4,9, 和 10),
这 macrocell 提供 第八 额外的 配置.
当 creating 一个peel 设备 设计, 这 desired macro-
cell 配置 一般地 是 指定 explicitly 在 这
设计 文件. 当 这 设计 是 聚集 或者 compiled, 这
macrocell 配置 位 是 定义 在 这 last 线条 的
这 电子元件工业联合会 程序编制 文件.
输出 类型
这 信号 从 这 或者 排列 能 是 喂养 直接地 至 这 输出-
放 管脚 (combinatorial 函数) 或者 latched 在 这 d-类型 flip-
flop (注册 函数). 这 d-类型 flip-flop latches 数据
在 这 rising 边缘 的 这 时钟 和 是 控制 用 这 glo-
bal preset 和 clear 条款. 当 这 同步的 preset
期 是 satisfied, 这 q 输出 的 这 寄存器 将 是 设置
高 在 这 next rising 边缘 的 这 时钟 输入. satisfying
这 异步的 clear 将 设置 q 低, regardless 的 这
时钟 状态. 如果 两个都 条款 是 satisfied 同时发生地, 这
clear 将 override 这 preset.
输出 极性
各自 macrocell 能 是 配置 至 执行 起作用的-高
或者 起作用的-低 逻辑. 可编程序的 极性 排除 这
需要 为 外部 反相器.
输出 使能
这 输出 的 各自 i/o macrocell 能 是 使能 或者 dis-
abled 下面 这 控制 的 它的 有关联的 可编程序的
输出 使能 产品 期. 当 这 logical 情况
编写程序 在 这 输出 使能 期 是 satisfied, 这
输出 信号 是 propagated 至 这 i/o 管脚. 否则, 这
输出 缓存区 是 切换 在 这 高-阻抗 状态.
下面 这 控制 的 这 输出 使能 期, 这 i/o 管脚 能
: 点此下载
