pef 2015
Overview
半导体 组 9 12.97
1.3 管脚 描述
管脚
非.
标识 输入 (i)
输出 (o)
函数
23 FSC i/o 框架 同步
输入 或者 输出 在 iom-配置.
方向 indication 在 sld-模式.
22 DCL i/o 数据 时钟
输入 或者 输出 在 iom-配置. 从动装置 时钟 在
sld 模式.
单独的 或者 翻倍 数据 比率 在 iom-配置, 单独的
数据 比率 在 sld-模式.
24 du, sip4 i, i/o (od) 数据 upstream, 输入 iom- 或者 pcm-配置.
串行 接口 端口, sld 配置.
25 dd, sip0 o, i/o (od) 数据 downstream, 输出 iom- 或者 pcm-配置
串行 接口 端口, sld 配置.
取决于 在 这 位 omdr:cos 这个 线条 有
推-拉 或者 打开 流 典型的.
为 unused 或者 unassigned 途径 或者 当 位
omdr:csb 是 重置 这 管脚 是 在 这 状态 高
阻抗.
7 PFS i pcm-接口 框架 同步
8 PDC I pcm-接口 数据 时钟
单独的 或者 翻倍 数据 比率.
6 TxD O transmit pcm-接口 数据
时间-slot 朝向 数据 是 shifted 输出 的 这 micos
upstream 数据 记忆 在 这个 线条.
为 时间-slots
这个 是 flagged 在 这 tristate 数据 记忆 或者
当 位 omdr:psb 是 重置 这 管脚 是 设置 在 这
状态 高 阻抗.
5 TSC
O tristate 控制
供应 一个 控制 信号 为 一个 外部 驱动器. 这个
线条 是 ’低’ 当 相应的 txd 输出 是 有效的.
在 重置 这个 线条 是 高.
4 RxD I receive pcm-接口 数据
时间-slot 朝向 数据 是 received 在 这个 管脚 和
forwarded 在 这 downstream 数据 记忆 的 这
mico.
: 点此下载
